计组基础题型

第一章计算机系统概述

题型一：冯诺依曼机特点

冯诺依曼机工作方式的基本特点是 ( )。

A. 程序一边被输入计算机一边被执行

B. 程序直接从磁盘读到CPU 执行

C. 按地址访问指令并自动按序执行程序

D. 程序自动执行而数据手工输入

【分析】

答案：C。

(2019) 下列关于冯·诺依曼机基本思想的叙述中，错误的是 ( )。

A. 程序的功能都通过中央处理器执行指令实现

B. 指令和数据都用二进制数表示，形式上无差别

C. 指令按地址访问，数据都在指令中直接给出

D. 程序执行前，指令和数据需预先存放在存储器中

【分析】

答案：C。

题型二：高级语言、机器语言、汇编语言

只有当程序执行时才将源程序翻译成机器语言，并且一次只能翻译一行语句，边翻译边执行的是 ( ) 程序，把汇编语言源程序转换为机器语言程序的过程是 ( )。

I.编译Ⅱ.目标Ⅲ.汇编IV.解释

A. I、ⅡB. IV、ⅡC. IV、ID. IV、Ⅲ

【分析】

答案：D。

(2015) 计算机硬件能够直接执行的是 ( )。

I.机器语言程序 Ⅱ.汇编语言程序 Ⅲ.硬件描述语言程序

A. 仅IB. 仅I、ⅡC. 仅I、ⅢD. I、Ⅱ、Ⅲ

【分析】

答案：A。

(2016) 将高级语言源程序转换为机器级目标代码文件的程序是 ( )。

A. 汇编程序B. 链接程序C. 编译程序D. 解释程序

【分析】

答案：C。

(2022) 将高级语言源程序转换为可执行目标文件的主要过程是 ( )。

A. 预处理→编译→汇编→链接

B. 预处理→汇编→编译→链接

C. 预处理→编译→链接→汇编

D. 预处理→汇编→链接→编译

【分析】

答案：A。

题型三：计算机性能指标（基本概念对比）

关于CPU 主频、CPI、MIPS.MFLOPS，说法正确的是 ( )。

A. CPU 主频是指CPU 执行指令的频率，CPI 是执行一条指令平均使用的频率

B. CPI 是执行一条指令平均使用CPU 时钟的个数，MIPS 描述一条CPU 指令平均使用的CPU 时钟周期数

C. MIPS 是描述CPU 执行指令的频率，MFLOPS 是计算机系统的浮点数指令

D. CPU 主频是CPU 使用的时钟频率，CPI 是执行一条指令平均使用的CPU 时钟周期数

【分析】

答案：D。

下列可用于评价计算机系统性能的指标是 ( )。 I.MIPS Ⅱ.IPC Ⅲ.CPI IV.字长

A. I、ⅢB. I、Ⅲ和IVC. I、Ⅱ和ⅢD. 全部

【分析】

答案：C。

在用于科学计算的计算机中，标志系统性能的最有用的参数是 ( )。

A. 主时钟频率B. 主存容量C. MFLOPSD. MIPS

【分析】

答案：C。

题型四：计算机性能指标（三大字长）

下列描述中，16 位CPU 的含义不包含的是 ( )。

A. CPU的寄存器位数是16位

B. 存储器单元是16位

C. 1次处理16位数运算

D. CPU内部传输线是16位

【分析】

答案：B。

计算机的机器字长与下列 ( ) 指标最密切相关。

A. 运算速度B. 存取速度C. 内存容量D. 运算精度

【分析】

答案：D。

题型五：计算机性能指标（基本存储器性能指标）

某16 位CPU 要求存储单元按照字节编址，该CPU 的地址线为20 根。则该CPU 连接的存储器容量是 ( )

A. 1M×8B. 65536×8C. 1M×16D. 65536×16

【分析】

答案：A。

某CPU 内部的MAR 寄存器的位数为10，它输出10 位地址信息。它的MDR 是16 位，对外数据线有16 根。则该CPU 可以直接访问的存储器的地址空间是 ( )。

A. 1024B. 2048C. 65536D. 131072

【分析】

答案：A。

题型六：计算机性能指标（程序执行时间计算）

(2010) 下列选项中，能缩短程序执行时间的措施是 ( )。

I.提高CPU 时钟频率 Ⅱ.优化数据通路结构 Ⅲ.对程序进行编译优化

A. 仅I 和ⅡB. 仅I 和ⅢC. 仅Ⅱ和ⅢD. I、Ⅱ、Ⅲ

【分析】

答案：D。

(2012) 假定基准程序A 在某计算机上的运行时间为100s，其中90s 为CPU 时间，其余为I/O 时间。若CPU 速度提高50%，I/O 速度不变，则运行基准程序A 所耗费的时间是 ( )。

A. 55sB. 60sC. 65sD. 70s

【分析】

答案：D。

(2014) 程序P 在机器M 上的执行时间是20s，编译优化后，P 执行的指令数减少到原来的70%，而CPI 增加到原来的1. 2 倍，则P 在M 上的执行时间是 ( )。

A. 8. 4sB. 11. 7sC. 14sD. 16. 8s

【分析】

答案：D。

某计算机主频为2. 0GHz。程序P1 的指令条数为5. 0×10⁹，平均CPI 为1. 6；程序P2 的指令条数为3. 0×10⁹，平均CPI 为2. 2。若P1 和P2 在该计算机上顺序执行，则总CPU 时间约为 ( )。

A. 6. 10sB. 6. 55sC. 7. 30sD. 8. 05s

【分析】

答案：C。

在计算机M1 和计算机M2 上分别运行功能完全相同的高级语言程序，程序在M1 和M2 上的平均CPI 相等，则对于该类程序而言 ( )。

A. M1 和M2 执行速度相等

B. M1 和M2 中主频高的计算机执行速度快

C. M1 和M2 中主频低的计算机执行速度快

D. 无法确定哪台机器的执行速度快

【分析】

答案：B。

(2017) 假定计算机M1和M2具有相同的指令集体系结构(ISA)，主频分别为1. 5GHz和1. 2GHz。在M1 和M2 上运行某基准程序P，平均CPI 分别为2 和1，则程序P 在M1 和M2 上运行时间的比值是 ( )。

A. 0. 4B. 0. 625C. 1. 6D. 2. 5

【分析】

答案：C。

(2022) 某计算机主频为1GHz，程序P 运行过程中，共执行了10000 条指令，其中，80%的指令执行平均需1 个时钟周期，20%的指令执行平均需10 个时钟周期。程序P 的平均CPI 和CPU 执行时间分别是 ( )。

A. 2. 8，28μsB. 28，28μsC. 2. 8，28msD. 28，28ms

【分析】

答案：A。

机器A 的主频为800MHz，某程序在机器A 上运行需要12s。现在硬件设计人员想设计机器B，希望该程序在机器B上的运行时间能缩短为8s，使用新技术后可使机器B的主频大幅度提高，但在机器B 上运行该程序所需的时钟周期数为在机器A 上的1. 5 倍，则机器B 的主频至少应为 ( )。

A. 800MHzB. 1. 2GHzC. 1. 5GHzD. 1. 8GHz

【分析】

答案：D。

题型七：计算机性能指标（FLOPS 计算）

(2011) 下列选项中，描述浮点数操作速度指标的是 ( )。

A. MIPSB. CPIC. IPCD. MFLOPS

【分析】

答案：D。

(2021) 2017年公布的全球超级计算机TOP 500 排名中，我国“神威·太湖之光”超级计算机蝉联第一，其浮点运算速度为93. 0146 PFLOPS，说明该计算机每秒完成的浮点操作次数约为 ( )。

A. 9. 3×10¹³ 次B. 9. 3×10¹⁵ 次C. 9. 3 千万亿次D. 9. 3 亿亿次

【分析】

答案：D。

题型八：计算机性能指标（IPS 计算）

某计算机主频为1. 2GHz，其指令分为4 类，它们在基准程序中所占比例及CPI 如下表所示。该机的MIPS 数是（）。【此处是图片】

A. 100B. 200C. 400D. 600

【分析】

答案：B。

(2023) 若机器M 的主频为1. 5GHz，在M 上执行程序P 的指令条数为5×10⁵，P 的平均CPI 为1. 2，则P 在M 上的指令执行速度和用户CPU 时间分别为 ( )。

A. 0. 8GIPS，0. 4msB. 0. 8GIPS，0. 4μs

C. 1. 25GIPS，0. 4msD. 1. 25GIPS，0. 4μs

【分析】

答案：C。

假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B 和C 三类指令的CPI 和两种不同序列所含的三类指令条数如下表所示，两个指令序列都在时钟周期为2ns 的机器上运行，则下列结论中正确的是 ( )。【此处是图片】

A. 序列一的MIPS 数比序列二多50，序列一的执行速度比序列二快10ns

B. 序列一的MIPS 数比序列二多50，序列二的执行速度比序列一快10ns

C. 序列二的MIPS 数比序列一多50，序列一的执行速度比序列二快10ns

D. 序列二的MIPS 数比序列一多50，序列二的执行速度比序列一快10ns

【分析】

答案：C。

第二章数据的表示和运算

题型一：定点数的表示及范围问题

若定点整数为64位，含1位符号位，则采用补码表示的绝对值最大的负数为 ( )。

A. -2^{64}B. -(2^{64}-1)C. -2^{63}D. -(2^{63}-1)

【分析】

答案：C。

一个8位的二进制整数由2个“0”和6个“1”组成，采用补码或者移码表示，则下列说法中正确的是 ( )。

A. 若采用移码表示，偏置值为127，则此整数最小为-64

B. 若采用移码表示，偏置值为128，则此整数最大为123

C. 若采用补码表示，则此整数最小为-96

D. 若采用补码表示，则此整数最大为252

【分析】

答案：A。

(2021) 已知有符号整数用补码表示，变量x,y,z的机器数分别为FFFDH,FFDFH,7FFCH,下列结论中，正确的是 ( )。

A. 若x,y和z为无符号整数，则z<x<y

B. 若x,y和z为无符号整数，则x<y<z

C. 若x,y和z为有符号整数，则x<y<z

D. 若x,y和z为有符号整数，则y<x<z

【分析】

答案：D。

一个8位的机器数10000000,如果它所采用的表示格式是“不带符号的BCD(8421码)”，以十进制表示其真值为 ( )

A. 128B. -127C. -128D. 80

【分析】

答案：D。

题型二：定点数的格式转换

把8位补码94H转换为16位补码，得到 ( )。

A. 0094HB. FF94HC. OF94HD. F094H

【分析】

答案：B。

把8位无符号数94H转换为16位无符号数，得到 ( )。

A. 0094HB. FF94HC. OF94HD. F094H

【分析】

答案：A。

某个32位有符号数的补码为FFF9094H，与它的真值相等的补码是 ( )。

A. 4HB. 94HC. 094HD. 9094H

【分析】

答案：D。

(2016) 有如下C语言程序段：short si = -32767;unsigned short usi = si执行上述两条语句后，机器的值为 ( )。

A. -32767B. 32767C. 32768D. 32769

【分析】

答案：D。

(2024) C语言代码段如下，执行该代码段后，j的值是 ( )。int i = 32777 short si=1;int j=si;

A. -32777B. -32759C. 32759D. 32777

【分析】

答案：B。

(2019) 考虑以下C语言代码：unsigned short usi = 65535 short si = usi;执行上述程序段后，si的值是 ( )。

A. -1B. -32767C. -32768D. -65535

【分析】

答案：A。

(2025) 在32位计算机上执行下列C语言代码段后，ui的值是 ( )。short si = -32767 unsigned int ui = si;

A. 2^{15} - 1B. 2^{15} + 1C. 2^{32} - 2^{15} - 1D. 2^{32} - 2^{15} + 1

【分析】

答案：D。

题型三：定点数的加减法及溢出判断

假定X补 = 01101010,Y补 = 01110110 当运算器进行X补- Y补时，得到的结果是什么？OF位的值是多少？CF位的值是多少？

答案： (11110100) 2 OF=0, CF=1

【分析】

答案： (11110100) 2 OF=0, CF=1。

(2025) 假设在8位字长的计算机中,两个带符号整数x和y的补码表示分别为[x]补 = A3H [y]补 = 75H ,则通过补码加减运算器得到的 x - y 的值及OF标志分别为0.

A. 24,0B. 24,1C. 46,0D. 46,1

【分析】

答案:D。

(2014) 若 x = 103,y = -25 ,则下列表达式采用8位定点补码运算实现时,会发生溢出的是0.

A. x + yB. -x + yC. x - yD. -x - y

【分析】

答案:C。

一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z,其中x和z为int型,y为short型。当 x = 127,y = -9 时,执行赋值语句 z = x + y 后,x、y和z的值分别是0.

A. x = 0000007FH,y = FFF9H,z = 00000076H

B. x = 0000007FH,y = FFF9H,z = FFF0076H

C. x = 0000007FH,y = FFF7H,z = FFFF0076H

D. x = 0000007FH,y = FFF7H,z = 00000076H

【分析】

答案:D。

(2023) 已知 x,y 为int型,当 x = 100,y = 200 时,执行" x 减 y "指令得到的溢出标志OF和借位标志CF分别为0. 1,那么当 x = 10,y = -20 时,执行该指令得到的OF和CF分别为0.

A. OF = 0,CF = 0B. OF = 0,CF = 1C. OF = 1,CF = 0D. OF = 1,CF = 1

【分析】

答案:B。

题型四：定点数的移位运算（乘或除 2^{n} ）

把8位补码89H进行逻辑左移1位，结果是 ( )。

A. 00010010B. 11000100C. 00010001D. 10010001

【分析】

答案：A。

把8位补码89H进行逻辑右移1位，结果是 ( )。

A. 11000100B. 01000100C. 11000101D. 01000101

【分析】

答案：B。

把8位补码89H进行算术左移1位，结果是 ( )。

A. 00010010B. 10010010C. 00010001D. 10010001

【分析】

答案：无选项。

把8位补码89H进行算术右移，结果是0。

A. 00010010B. 11000100C. 00010001D. 10010001

【分析】

答案：无选项。

要把存放在寄存器RO的无符号数乘以8，可以进行的操作是 ( )

A. 把RO逻辑左移3位B. 把RO逻辑右移3位

C. 把RO逻辑右移8位D. 把RO算术右移8位

【分析】

答案：A。

题型五：定点数的混合运算及溢出判断

某8位计算机中，x和y是两个有符号整数，用补码表示，[x]补 = 44H,[y]补 = DCH 则 x - 2y 的机器数及相应的溢出标志OF分别是 ( )

A. 8CH、1B. 8CH、0C. 68H、1D. 68H、0

【分析】

答案：A。

(2013) 某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补 = 11110100,[y]补 = 10110000 ，若整型变量 z = 2x + y / 2 则z的机器数为0.

A. 11000000B. 00100100C. 10101010D. 溢出

【分析】

答案：A。

(2010) 假定有四个整数用8位补码分别表示： r1 = FEH,r2 = F2H,r3 = 90H,r4 = F8H 若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是 ( )

A. r1×r2B. r2×r3C. r1×r4D. r2×r4

【分析】

答案：B。

题型一：IEEE754浮点数真值与机器数转换

(2013) 某数采用IEEE754单精度浮点数格式表示为C6400000H,则该数的值是 ( )

A. -1. 5×2^{13}B. -1. 5×2^{12}C. -0. 5×2^{13}D. -0. 5×2^{12}

【分析】

答案:A。

假定采用IEEE754标准中的单精度浮点数格式表示一个数为45100000H,则该数的值是 ( )

A. (+1. 125)_{10}×2^{10}B. (+1. 125)_{10}×2^{11}

C. (+0. 125)_{10}×2^{11}D. (+0. 125)_{10}×2^{10}

【分析】

答案:B。

(2025) 已知float型变量用IEEE754单精度浮点数格式表示.若float型变量x的机器数为47300000H,则x的值是 ( )

A. 0. 375×2^{14}B. 1. 375×2^{14}C. 0. 375×2^{15}D. 1. 375×2^{15}

【分析】

答案:D。

(2020) 已知带符号整数用补码表示,float型数据用IEEE754标准表示,假定变量x的类型只可能是int或float,当x的机器数为C8000000H时,x的值可能是 ( )

A. -7×2^{27}B. -2^{16}C. 2^{17}D. 25×2^{27}

【分析】

答案:A。

(2022) - 0. 4375 的 IEEE 754 单精度浮点数表示为 0,

A. BEE00000HB. BF600000HC. BF700000HD. COE00000H

【分析】

答案：A。

(2011) float 型数据通常用 IEEE 754 单精度格式表示。若编译器将 float 型变量 x 分配在一个 32 位浮点寄存器 FR1 中，且 x = -8. 25 ，则 FR1 的内容是0。

A. C1040000HB. C2420000HC. C1840000HD. C1C20000H

【分析】

答案：A。

IBM370 的短浮点数格式中，总位数为 32 位，基数为 16，左边第一位 (b_{0}) 为数符，随后 7 位 (b_{1} ~ b_{7}) 为阶码，用移码表示，偏置常数为 64，右边 24 位 (b_{8} ~ b_{31}) 为 6 位十六进制原码小数表示的尾数，采用规格化形式。若将十进制数 - 265. 625 用该浮点数格式表示，则应表示为（）（用十六进制形式表示）。

A. C3109A00HB. 43109A00HC. 83109A00HD. 03109A00H

【分析】

答案：A。

(2014) float 型数据常用 IEEE 754 单精度浮点格式表示。假设两个 float 型变量 x 和 y 分别存放在 32 位寄存器 f1 和 f2 中，若 (f1) = CC900000H, (f2) = BOC0 0000H ，则 x 和 y 之间的关系为0。

A. x<y 且符号相同B. x<y 且符号不同C. x>y 且符号相同D. x>y 且符号不同

【分析】

答案：A。

若某单精度浮点数、某原码、某补码、某移码的 32 位机器数均为 0xF0000000，则这些数从大到小的顺序是0。

A. 浮原补移B. 浮移补原C. 移原补浮D. 移补原浮

【分析】

答案：D。

题型二：IEEE754浮点数的范围问题（临界值）

在IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它所能表示的最小规格化负数为0。

A. (-2^{-2. 52})×2^{-1023}B. (-2^{-2. 52})×2^{+1023}

C. -1×2^{-1024}D. (-1 - 2^{-52})×2^{+2047}

【分析】

答案：B。

(2012) float型(IEEE754单精度浮点数格式)能表示的最大正整数是 ( )。

A. 2^{126} - 2^{103}B. 2^{127} - 2^{104}

C. 2^{127} - 2^{103}D. 2^{128} - 2^{104}

【分析】

答案：D。

设 x 是采用IEEE754标准表示的32位单精度浮点数，下列说法中正确的是 ( )。

I.当 |x|< 1. 0×2^{-126} 时， x 将被置为机器零

Ⅱ.当 |x| > 1. 0×2^{127} 时，将发生溢出

Ⅲ. x 所能表示的最小非规格化正数与最大非规格化负数的绝对值相等

IV. x 可表示的最大正数与最小负数的绝对值相等

A. I,II,IVB. I,IIC. II,III,IVD. III,IV

【分析】

答案：D。

题型三：浮点数的加减法

已知float型采用IEEE754单精度浮点数格式，若x、y为float型变量，且 x = -126,y = 15. 75 则执行语句 z = x + y 时，在浮点运算单元中进行对阶操作后的结果是 ( )。

A. x不变，y为010000101，0. 001111110. ..0

B. x不变，y为010000110，0. 001111110. ..0

C. y不变，x为110000101，0. 00111110. ..0

D. y不变，x为110000110，0. 001111110. ..0

【分析】

答案：A。

在EEE 754 单精度浮点数加减运算中，若两个操作数阶码之差的绝对值为 ΔE ，当其大于或等于0时，阶码较小的操作数对结果无影响，结果直接取阶码较大的操作数(假设采用就近舍入的方式。

A. 24B. 25C. 126D. 128

【分析】

答案：B。

题型四：浮点数的溢出问题

在浮点运算中，下溢指的是 ( )。

A. 运算结果的绝对值小于机器所能表示的最小绝对值

B. 运算的结果小于机器所能表示的最小负数

C. 运算的结果小于机器所能表示的最小正数

D. 运算结果的最低有效位产生的错误

【分析】

答案：A。

判断浮点数运算是否溢出，取决于 ( )。

A. 尾数是否上溢B. 尾数是否下溢C. 阶码是否上溢D. 阶码是否下溢

【分析】

答案：C。

题型五：浮点数的精度问题

长度相同但格式不同的两种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为 ( )。

A. 两者可表示的数的范围和精度相同

B. 前者可表示的数的范围大但精度低

C. 后者可表示的数的范围大且精度高

D. 前者可表示的数的范围大且精度高

【分析】

答案：B。

在 C 语言的不同类型的数据混合运算中, 要先转换为同一类型后进行运算。设一表达式中包含有 int 型、long 型、char 型和 double 型的变量与数据, 则表达式最后的运算结果是 0, 这 4 种类型数据的转换规律是 ( )。

A. long,int→char→double→long

B. long,char→int→long→double

C. double,char→int→long→double

D. double,char→int→double→long

【分析】

答案:C。

假定变量i、f的数据类型分别是int、float.已知 i = 12345,f = 1. 2345×2^{3} 则在一个32位机器中执行下列表达式时,结果为"假"的是 ( )。

A. i = (int)(double)iB. f = (float)(double)fC. i = (int)(float)iD. f = (float)(int)f

【分析】

答案:D。

(2010) 假定变量i、f和d的数据类型分别为int、float和double(int型用补码表示,float型和double型分别用IEEE754单精度和双精度浮点数格式表示),已知 i = 785 f = 1. 5678E3 d = 1. 5E100 若在32位机器中执行下列关系表达式,则结果为"真"的是 ( )。

I.i = (int)(float)iII = (float)(int)fIII. f = (float)(double)f IV.(d+f)- d=f

A. 仅I和IIB. 仅I和IIIC. 仅II和IIID. 仅I和IV

【分析】

答案:B。

有以下C语言代码段:

int m = 13 float a = 12. 6 ,x; x = m / 2 + a / 2 printf(" %f\n",x); 执行上述代码后,输出的x值为 ( )。

A. 12. 000000B. 12. 300000C. 12. 800000D. 12

【分析】

答案:B。

(2024) 某科学实验中, 需要使用大量的整型参数, 为了在保证表数精度的基础上提高运算速度, 需要选择合理的数据表示方法. 若整型参数 a、β 的取值范围分别为 -2^{20} ~ 2^{20} 、 -2^{40} ~ 2^{40} , 则在下列选项中, a、β 最适合采用的数据表示方法分别是 ( )

A. 32位整数、32位整数B. 单精度浮点数、单精度浮点数C. 32位整数、双精度浮点数D. 单精度浮点数、双精度浮点数

【分析】

答案:C。

题型: 数据的存放方式

(2018) 某32位计算机按字节编址, 采用小端方式. 若语句 "int i=0;" 对应指令的机器代码为 "C745FC00000000", 则语句 "int i=-64;" 对应指令的机器代码是 ( )。

A. C745FC0C0FFFB. C745FC0CFFFC. C745FCFFFD. C745FCFFF

【分析】

答案:A。

在按字节编址的计算机中, 采用小端方式存储数据, 某静态二维数组 b 的声明如下: static short b[2][4]={2,9,-1,5},{3,1,-6,21}; 若 b 的首地址为 0x8049820, 采用按行优先存储, 地址 0x804982c 中的内容是 ( )。

A. FAHB. FFHC. 00HD. 05H

【分析】

答案:A。

在按字节编址的计算机中, 数据在存储器中以小端方式存放. 假定 int 型变量 i 的地址为 08000000H, i 的机器数为 01234567H, 地址 08000000H 单元的内容是 ( )。

A. 01HB. 23HC. 45HD. 67H

【分析】

答案:D。

(2012) 某计算机存储器按字节编址, 采用小端方式存放数据。假定编译器规定 int 型和 short 型长度分别为 32 位和 16 位, 并且数据按边界对齐存储。某 C 语言程序段如下: struct{ int a; char b; short c; }record record.a = 273; 若 record 变量的首地址为 0xC008, 地址 0xC008 中的内容及 record.c 的地址分别为 0,

A. 0x00, 0xC00DB. 0x00, 0xC00EC. 0x11, 0xC00DD. 0x11, 0xC00E

【分析】

答案: D。

(2025) 某 32 位计算机按字节编址, 采用小端方式存放数据, 编译器按边界对齐方式为下列 C 语言结构型数组变量 employee 分配存储空间

struct record{ int id; char name[10]; int salary; }employee[200] 若 employee 的首地址为 0000 A0B0H, employee[1].id 的机器数为 12345678H, 则该机器数中的 56H 所在存储单元的地址是0.

A. 0000 A0C3HB. 0000 A0C4HC. 0000 A0C5HD. 0000 A0C6H

【分析】

答案: C。

第三章存储系统

题型一：存储器（芯片）的特点

磁盘属于（）类型的存储器。

A. 随机存储器（RAM）B. 只读存储器（ROM）

C. 顺序存取存储器（SAM）D. 直接存取存储器（DAM）

【分析】

答案：D。

下面有关ROM和RAM的叙述中，错误的是（

A. RAM是可读可写存储器，ROM是只读存储器

B. ROM和RAM都采用随机访问方式进行读/写

C. 系统的主存由RAM和ROM组成

D. 系统的主存都用DRAM芯片实现

【分析】

答案：D。

下面是有关DRAM和SRAM存储芯片的叙述：

I.DRAM芯片的集成度比SRAM芯片的高
II.DRAM芯片的成本比SRAM芯片的高
III.DRAM芯片的速度比SRAM芯片的快
IV.DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新

通常情况下，错误的是（

A. I和IIB. Ⅱ和ⅢC. Ⅲ和IVD. I和IV

【分析】

答案：B。

(2010) 下列有关RAM和ROM的叙述中，正确的是（I.RAM是易失性存储器，ROM是非易失性存储器II.RAM和ROM都采用随机存取方式进行信息访问Ⅲ.RAM和ROM都可用作CacheIV.RAM和ROM都需要进行刷新

A. 仅I和ⅡB. 仅Ⅱ和ⅢC. 仅I、Ⅱ和ⅢD. 仅Ⅱ、Ⅲ和IV

【分析】

答案：A。

(2011) 下列各类存储器中, 不采用随机存取方式的是 ( )。

A. EPROMB. CD-ROMC. DRAMD. SRAM

【分析】

答案: B。

(2015) 下列存储器中, 在工作期间需要周期性刷新的是 ( )。

A. SRAMB. SDRAMC. ROMD. Flash存储器

【分析】

答案: B。

计算机的存储器采用分级方式是为了 ( )。

A. 方便编程B. 解决容量、速度、价格三者之间的矛盾C. 保存大量数据方便D. 操作方便

【分析】

答案: B。

题型二: DRAM芯片的三个特点

每推出新一代DRAM芯片, 地址引脚至少增加1根, 则容量至少提高到原来的( )倍。

A. 2B. 4C. 8D. 16

【分析】

答案: B。

若一个内存条中有16个DRAM芯片, 每个芯片中有4个位平面, 每个位平面的存储阵列为4096行 × 4096列, 则内存条的总容量为( )MB。

A. 64B. 128C. 256D. 512

【分析】

答案: B。

(2018) 假定 DRAM 芯片中存储阵列的行数为 r、列数为 c, 对于一个 2K × 1 位的 DRAM 芯片, 为保证其地址引脚数最少, 并尽量减少刷新开销, 则 r、c 的取值分别是0。

A. 2048, 1B. 64, 32C. 32, 64D. 1, 2048

【分析】

答案: C。

某 DRAM 的存储体组织是 1024 行 256 列, 数据线为 8 根, 则: (1)该存储器容量是多少字节? (2)该 DRAM 的行地址需要几位, 列地址需要几位? DRAM 采用地址复用, 则该 DRAM 的地址线可能是几根? (3)假定采用集中刷新, 刷新一行需要 20ns, 则该 DRAM 刷新花费的时间是多少?

答案: (1)容量为 1024 × 256 bit, 就是 32 kB 。(2)存储体有 1024 行, 则行地址需要 10 位。每行有 256 个位, 数据线是 8 位, 也就是每 8 个位可以使用 1 个控制信号, 这样需要 32 个控制信号。列地址用来产生 32 个控制信号, 这样列地址需要 5 位。由于地址复用, 存储器需要 10 根地址线。(3)集中刷新总时间是 1024 × 20 ns = 20. 48 us 。

【分析】

题型三: 存储芯片组成存储体

某存储器容量为 32K × 16 位, 则 (1)。

A. 地址线为 16 根, 数据线为 32 根B. 地址线为 32 根, 数据线为 16 根C. 地址线为 15 根, 数据线为 16 根D. 地址线为 15 根, 数据线为 32 根

【分析】

答案: C。

用存储容量为 16K × 1 位的存储芯片来组成一个 64K × 8 位的存储器, 则在字方向和位方向分别扩展了0倍。

A. 4,2B. 8,4C. 2,4D. 4,8

【分析】

答案: D。

80386DX 是 32 位系统，以 4B 为编址单位，当在该系统中用 8KB(8K×8 位)的存储芯片构造 32KB 的存储体时，应完成存储器的0设计。

A. 位扩展B. 字扩展C. 字位扩展D. 字位均不扩展

【分析】

答案：A。

4个 16K×8 位的存储芯片，可设计为0容量的存储器。

A. 32K×16位B. 16K×16位C. 32K×8位D. 8K×16位

【分析】

答案：A。

内存按字节编址，地址从90000H到CFFFFH，若用存储容量为 16K×8 位的芯片构成该内存，至少需要的芯片数是 ( )。

A. 2B. 4C. 8D. 16

【分析】

答案：D。

若内存地址区间为4000H～43FFH，每个存储单元可存储16位二进制数，该内存区域用4片存储芯片构成，构成该内存所用的存储芯片的容量是 ( )。

A. 512×16bitB. 256×8bitC. 256×16bitD. 1024×8bit

【分析】

答案：C。

设CPU地址总线有24根，数据总线有32根，用 512K×8 位的RAM芯片构成该计算机的主存储器，则该计算机主存最多需要0片这样的存储芯片。

A. 256B. 512C. 64D. 128

【分析】

答案：D。

(2011) 某计算机存储器按字节编址, 主存地址空间大小为 64MB, 现用 4M × 8 位的 RAM 芯片组成 32MB 的主存储器, 则存储器地址寄存器 MAR 的位数至少是 ( )。

A. 22位B. 23位C. 25位D. 26位

【分析】

答案:D。

(2016) 某存储器容量为 64KB, 按字节编址, 地址 4000H ~ 5FFFH 为 ROM 区, 其余为 RAM 区。若采用 8K × 4 位的 SRAM 芯片进行设计, 则需要该芯片的数量是 ( )。

A. 7B. 8C. 14D. 16

【分析】

答案: C。

(2021) 某计算机的存储器总线中有 24 位地址线和 32 位数据线, 按字编址, 字长为 32 位。若 000000H ~ 3FFFFFH 为 RAM 区, 则需要 512K × 8 位的 RAM 芯片数为 ( )。

A. 8B. 16C. 32D. 64

【分析】

答案: C。

某 32 位计算机按字节编址, 其主存地址空间大小为 256MB, 现欲使用若干 8M × 8 位的 DRAM 芯片构建一个容量为 128MB 的 RAM 区域, 该区域需连续且从地址 0000000H 开始。则组成该 RAM 区域所需的芯片数量以及该 RAM 区域占据的最高地址分别是 ( )。

A. 16片,07FFFFFFHB. 16片,0F800000HC. 32片,07FFFFFFHD. 32片,0FFFFFFH

【分析】

答案: A。

地址总线 A0(高位) ~ A15(低位), 用 4K × 4 位的存储芯片组成 16KB 存储器, 则产生片选信号的译码器的输入地址线应该是 ( )。

A. A2A3B. A0A1C. A12A13D. A14A15

【分析】

答案: A。

若片选地址为 111 时, 选定某一 32K × 16 位的存储芯片工作, 则该芯片在存储器中的首地址和末地址分别为 ( )。

A. 00000H,01000HB. 38000H,3FFFFHC. 3800H,3FFFFHD. 0000H,0100H

【分析】

答案: B。

假设用若干个 16K × 8 位的芯片组成一个 64K × 16 位的存储器, 存储字长是 16 位, 且按照字节编址, 则地址 5A2F 所在的芯片的起始地址是 ( )。

A. 1000HB. 2000HC. 4000HD. 5000H

【分析】

答案: C。

(2023) 某计算机的 CPU 有 30 根地址线, 按字节编址, CPU 和主存连接时, 要求主存芯片占满所有可能的存储地址空间, 且 RAM 区和 ROM 区所分配的空间大小比是 3:1. 若 RAM 在低地址区, ROM 在高地址区, 则 ROM 的地址范围是 ( )。

A. 00000000H~0FFFFFFFHB. 10000000H~2FFFFFFFHC. 30000000H~3FFFFFFFHD. 40000000H~4FFFFFFFH

【分析】

答案: C。

题型五：低位交叉编址

假定用若干 16K×8 位的存储芯片组成一个 64K×8 位的存储器，芯片各单元采用低位交叉编址方式，则地址BFFFH所在的芯片的最小地址为 ( )。

A. 0000HB. 0001HC. 0002HD. 0003H

【分析】

答案：D。

已知单个存储体的存取周期为110ns，总线传输周期为10ns，采用低位交叉编址的多模块存储器时，存储体数应（）。

A. 小于11B. 等于11C. 大于11D. 大于或等于11

【分析】

答案：D。

(2022) 某内存条包含8个 8192×8192×8 位的DRAM芯片，按字节编址，支持突发(burst)传送方式，对应存储器总线宽度为64位，每个DRAM芯片内有一个行缓冲区(row buffer)。下列关于该内存条的叙述中，不正确的是 ( )。

A. 内存条的容量为512MBB. 采用多模块交叉编址方式C. 芯片的地址引脚为26位D. 芯片内行缓冲有 8192×8 位

【分析】

答案：C。

某存储器总线的宽度是64位，若用8个 16M×8 位的DRAM芯片扩展构成 16M×64 位的内存条，按字节编址，支持突发传送方式，某double型的变量x的主存地址为20260000H，某int型的变量y的主存地址为20261006H，则下列叙述中错误的是 ( )。

A. 该内存条可不采用多模块交叉编址B. DRAM芯片的行缓冲采用的是SRAMC. 读取变量x只需要一个存取周期D. 读取变量y需要两个存取周期

【分析】

答案：A。

题型六：机械磁盘

若磁盘的转速提高一倍，则 ( )

A. 平均寻道时间减少一半B. 存取速度也提高一倍C. 平均旋转等待时间减少一半D. 不影响磁盘传输速率

【分析】

答案：C。

一个磁盘的转速为7200转/分，每个磁盘有160个扇区，每个扇区有512字节，则在理想情况下，磁盘每秒传输的数据量是 ( )。

A. 7200×160KBB. 7200KBC. 9600KBD. 19200KB

【分析】

答案：C。

(2013) 某磁盘的转速为10000转/分，平均寻道时间是6ms,磁盘传输速率是20MB/s,磁盘控制器延迟为0. 2ms,读取一个4KB的扇区所需的平均时间约为 ( )。

A. 9msB. 9. 4msC. 12msD. 12. 4ms

【分析】

答案：B。

某磁盘盘面共有200个磁道，盘面总存储容量为60MB,磁盘旋转一周的时间为25ms,每个磁道有8个扇区，各扇区之间有一间隙，磁头通过每个间隙需1. 25ms.则磁盘接口所需的最大传输速率是 ( )。

A. 10MB/sB. 60MB/sC. 83. 3MB/sD. 20MB/s

【分析】

答案：D。

下面的RAID系统中，采用磁盘镜像技术来保证数据安全的是 ( )。

A. RAIDOB. RAID1C. RAID2D. RAID3

【分析】

答案：B。

无法保证数据安全性的 RAID 系统是 ( ).

A. RAID0C. RAID4B. RAID2D. RAID6

【分析】

答案：A。

题型七：固态磁盘

下列关于固态硬盘(SSD)的说法中，错误的是 ( ).

A. 基于闪存的存储技术B. 随机读/写性能明显高于磁盘C. 随机写比较慢D. 读/写速度快，常用作主存

【分析】

答案：D。

下列关于固态硬盘(SSD)的叙述中，不正确的是 ( ).

A. 固态硬盘的读/写是以页为单位的B. 固态硬盘的擦除是以页为单位的C. 固态硬盘的写入速度比读取速度慢很多D. 固态硬盘的写入次数有限，引入磨损均衡可以延长使用寿命

【分析】

答案：B。

题型一：Cache的基本原理

1、局部性通常有两种不同的形式：时间局部性和空间局部性。程序员是否能编写出高速缓存友好的代码，就取决于这两方面的问题。对于下面这个函数，说法正确的是0.

int sumvec(int v[N]){ int i,sum=0; for(i=0;i<N;i++) sum+=v[i]; return sum; 1

A. 对于变量i和sum，循环体具有良好的空间局部性B. 对于变量i、sum和v[N]，循环体具有良好的空间局部性C. 对于变量i和sum，循环体具有良好的时间局部性D. 对于变量i、sum和v[N]，循环体具有良好的时间局部性

【分析】

答案：C。

2、对于下列代码，以下哪种变化将使其具有更好的空间局部性（） ① int i,j,k,sum = 0 ② for (i = 0;i< n;i + + ) ③ for (j = 0;j< n;j + + ) ④ for (k = 0;k< n;k + + ) ⑤ sum+=a[k][j][i];

A. 将第2行与第3行互换B. 将第2行与第4行互换C. 将第5行改为sum+=a[i][k][i];D. 将第5行为sum+=a[i][k][k];

【分析】

答案：B。

3、下列关于高速缓存Cache的描述中，正确的是0.

A. Cache的功能全部由硬件实现B. Cache替换时的单位为字C. Cache与主存统一编址，即主存地址空间的某一部分属于CacheD. 无论何时，Cache中的信息一定与主存中的信息一致

【分析】

答案：A。

题型二：Cache的映射

对于由高速缓存、主存、硬盘构成的三级存储系统，CPU直接根据0进行访问。

A. 高速缓存地址B. 虚拟地址C. 主存物理地址D. 磁盘地址

【分析】

答案：C。

假设一个Cache中共有M块，每K块组成一个组，则下列描述中正确的是0。

A、若 K = 1 ，则该Cache是直接映射CacheB. 若 K = 1 ，则该Cache是全相联映射CacheC. 若 K = M ，则该Cache是直接映射CacheD. 若 K > 1 且 K< M ，则该Cache是M/K路组相联映射Cache

【分析】

答案：A。

某计算机的内存大小为64KB，采用字节编址，Cache数据大小为4KB。每个块大小为16字节。在不同映射方式下（若组相联则为二路组相联），计算： (1)需要的比较器的数量。(2)tag字段的大小。

(1）直接相联1个，组相联2个，全相联256(2）直接相联4位，组相联5位，全相联12位

【分析】

答案：(1）直接相联1个，组相联2个，全相联256(2）直接相联4位，组相联5位，全相联12位。

某计算机的Cache有16行，块大小为16B，其映射方式可配置为直接映射或2路组相联映射，主存按字节编址，主存单元从0开始编号。若依次访问下列主存单元，则不论采取上述哪种映射方式都可能引起Cache冲突的是0。

A. 52号和102号单元B. 48号和308号单元C. 60号和160号单元D. 46号和236号单元

【分析】

答案：B。

假设主存按字节编址，Cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。则第2593号存储单元所在主存块的Cache组号是0。

A. 1B. 15C. 14D. 4

【分析】

答案：A。

(2009)某计算机的Cache共有16块，采用2路组相联映射方式(每组2块)。每个主存块大小为32B,按字节编址，主存129号单元所在主存块应装入的Cache组号是0。

A. 0B. 2C. 4D. 6

【分析】

答案：C。

题型三：Cache的替换算法

下列关于Cache替换算法的叙述中，错误的是0

A. 组相联映射和全相联映射都必须考虑如何进行替换B. 先进先出算法无须对每个Cache行记录替换信息C. 直接映射是多对一的映射，无须考虑替换问题D. LRU算法需要对每个Cache行记录替换信息

【分析】

答案：B。

(2012) 假设某计算机按字编址，Cache有4行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU算法，则访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时，命中Cache的次数是0。

A. 1B. 2C. 3D. 4

【分析】

答案：C。

题型四：Cache的容量

某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，采用直接映射方式、随机替换算法和全写法，则标记阵列(所有标记信息)的大小应为0。

A. 6×4097bitB. 64×12bitC. 6×4096bitD. 64×13bit

【分析】

答案：D。

(2021) 若计算机主存地址为32位，按字节编址，Cache数据区大小为32KB，主存块大小为32B，采用直接映射方式和回写法（WriteBack），则Cache行的位数至少是 ( )。

A. 275B. 274

【分析】

答案：无选项。

对于n路组相联映射Cache,在保持n及主存和Cache总容量不变的前提下，将主存块大小和Cache块大小都增加一倍，则下列描述中正确的是0。

A. 字块内地址的位数增加1位，主存标记字段的位数增加1位B. 字块内地址的位数增加1位，主存标记字段的位数不变C. 字块内地址的位数减少1位，主存标记字段的位数增加1位D. 字块内地址的位数增加1倍，主存标记字段的位数减少一半

【分析】

答案：B。

假设主存地址位数为32位，按字节编址，主存和Cache之间采用全相联映射方式，主存块大小为1个字，每字32位，采用回写法(WriteBack)方式和随机替换策略，则能存放32K字数据的Cache的总容量至少应有0位。

A. 1536KB. 1568KC. 2016KD. 2048K

【分析】

答案：D。

题型五：Cache的比较器

若计算机按字编址，Cache数据区容量为8K字，主存块大小为512字，主存地址空间为1M字，采用2路组相联映射方式。每次根据主存地址访问Cache时，需要同时进行0次标记位的比较，每次需要比较的位数是0。

A. 2,8B. 2,16C. 4,8D. 4,16

【分析】

答案：A。

(2022) 若计算机主存地址为32位，按字节编址，某Cache的数据区容量为32KB，主存块大小为64B，采用8路组相联映射方式，该Cache中比较器的个数和位数分别为 ( )。

A. 8,20B. 8,23C. 64,20D. 64,23

【分析】

答案：A。

题型六：Cache的命中/缺失率

假定用作Cache的SRAM的存取时间为2ns,用作主存的SDRAM的存取时间为40ns.为使存储系统的平均存取时间达到3ns,则Cache命中率应达到0左右.

A. 92. 5%B. 85%C. 97. 5%D. 99. 9%

【分析】

答案：C。

(2016) 有如下C语言程序段： for (k = 0 ; k< 1000 ; k + +) a[k] = a[k]+32; 若数组a和变量k均为int型，int型数据占4B,数据Cache采用直接映射方式，数据区大小为1KB、块大小为16B,该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为0.

A. 1. 25%B. 2. 5%C. 12. 5%D. 25%

【分析】

答案：C。

有如下C语言程序段： for (k = 0 ; k< 1000 ; k + +) a[k]++; 若数组a和变量k均为int型，int型数据占4B,数据Cache采用直接映射方式，数据区大小为1KB、块大小为16B,该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为？

答案：1/8

【分析】

答案：1/8。

有如下C语言程序段： for (k = 0; k< 1000; k++) a[k] = a[k] + a[k]; 若数组a和变量k均为int型，int型数据占4B，数据Cache采用直接映射方式，数据区大小为1KB、块大小为16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为？

答案：1/12

【分析】

答案：1/12。

有如下C语言程序段： for (k = 0; k< 256; k++) a[k] = a[k] + 32; for (k = 0; k< 256; k++) a[k] = a[k] + 32; 若数组a和变量k均为int型，int型数据占4B，数据Cache采用直接映射方式，数据区大小为1KB、块大小为16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为？

答案：1/16

【分析】

答案：1/16。

(2020) 假定主存地址为32位，按字节编址，指令Cache和数据Cache与主存之间均采用8路组相联映射方式，直写（WriteThrough）写策略和LRU替换算法，主存块大小为64B，数据区容量各为32KB。开始时Cache均为空。请回答下列问题。 (1)Cache每一行中标记（Tag）、LRU位各占几位？是否有修改位？ (2）有如下C语言程序段： for(k = 0;k< 1024;k++) s[k] = 2*s[k]; 若数组s及其变量k均为int型，int型数据占4B，变量k分配在寄存器中，数组s在主存中的起始地址为008000C0H，则该程序段执行过程中，访问数组s的数据Cache缺失次数为多少？ (3) 若 CPU 最先开始的访问操作是读取主存单元 00010003H 中的指令, 简要说明从 Cache 中访问该指令的过程, 包括 Cache 缺失处理过程

(1) Cache 采用 8 路组相联映射方式, 组相联映射格式为主存字块标记组号块内地址。主存块大小为 64B = 2^{6}B , 按字节编址, 主存地址低 6 位为块内地址, 数据区容量各为 32KB, 行数为 32KB / 64B = 2^{9} , 采用 8 路组相联, 组数为 2^{9} / 8 = 2^{6} , 主存地址中间 6 位为 Cache 组号, 主存地址为 32 位, 主存地址中高 32-6-6=20 位为标记, 8 路组相联 LRU 位占 log 8 = 3 位, 采用直写方式, 故没有修改位。 (2) 因为数组 s 的起始地址 008000C0H=0000000010000000000000011000000B, 块内地址为 000000B=0, 所以 s 位于一个主存块开始处, 需要访问 1024 个数组元素, 每个数组元素类型为 int, 占 4B, 主存块大小为 64B, 1024 个数组元素占 1024 × 4B / 64B = 64 个主存块。执行程序段过程中, 观察 s[k]=2*s[k], 每个数组元素都需要读、写各 1 次, 主存块大小为 64B, 每访问一个主存块 (包含 64B/4B=16 个数组元素) 产生一次 Cache 缺失, 每个主存块会访问 16 × (1+1)=32 次。总共需要访问 64 个主存块, 产生 64 × 1=64 次 Cache 缺失。所以该程序段执行过程中, 访问数组 s 的数据 Cache 缺失次数为 64。 (3) 00010003H=0000000000000010000000000000011B, 根据主存地址划分可知, 组索引为 0, 故该地址所在主存块被映射到指令 Cache 组 0; 因为 Cache 初始为空, 所有 Cache 行的有效位均为 0, 所以 Cache 访问缺失。此时, 将该主存块取出后存入指令 Cache 组 0 的某一行, 并将主存地址高 20 位 (00010H) 填入该行标记字段, 设置有效位, 修改 LRU 位, 最后根据块内地址 000011B 从该行中取出相应内容。

【分析】

答案：(1) Cache 采用 8 路组相联映射方式, 组相联映射格式为主存字块标记组号块内地址。主存块大小为 64B = 2^{6}B , 按字节编址, 主存地址低 6 位为块内地址, 数据区容量各为 32KB, 行数为 32KB / 64B = 2^{9} , 采用 8 路组相联, 组数为 2^{9} / 8 = 2^{6} , 主存地址中间 6 位为 Cache 组号, 主存地址为 32 位, 主存地址中高 32-6-6=20 位为标记, 8 路组相联 LRU 位占 log 8 = 3 位, 采用直写方式, 故没有修改位。 (2) 因为数组 s 的起始地址 008000C0H=0000000010000000000000011000000B, 块内地址为 000000B=0, 所以 s 位于一个主存块开始处, 需要访问 1024 个数组元素, 每个数组元素类型为 int, 占 4B, 主存块大小为 64B, 1024 个数组元素占 1024 × 4B / 64B = 64 个主存块。执行程序段过程中, 观察 s[k]=2*s[k], 每个数组元素都需要读、写各 1 次, 主存块大小为 64B, 每访问一个主存块 (包含 64B/4B=16 个数组元素) 产生一次 Cache 缺失, 每个主存块会访问 16 × (1+1)=32 次。总共需要访问 64 个主存块, 产生 64 × 1=64 次 Cache 缺失。所以该程序段执行过程中, 访问数组 s 的数据 Cache 缺失次数为 64。 (3) 00010003H=0000000000000010000000000000011B, 根据主存地址划分可知, 组索引为 0, 故该地址所在主存块被映射到指令 Cache 组 0; 因为 Cache 初始为空, 所有 Cache 行的有效位均为 0, 所以 Cache 访问缺失。此时, 将该主存块取出后存入指令 Cache 组 0 的某一行, 并将主存地址高 20 位 (00010H) 填入该行标记字段, 设置有效位, 修改 LRU 位, 最后根据块内地址 000011B 从该行中取出相应内容。

题型一：虚拟存储器的基本原理

为使虚拟存储系统有效地发挥其预期的作用，所运行程序应具有的特性是0

A. 不应含有过多的I/O操作B. 大小不应小于实际的内存容量C. 应具有较好的局部性D. 顺序执行的指令不应过多

【分析】

答案：无选项。

采用虚拟存储器的主要目的是0

A. 提高主存储器的存取速度B. 扩大主存储器的存储空间C. 提高外存储器的存取速度D. 扩大外存储器的存储空间

【分析】

答案：无选项。

题型二：页式虚拟存储器

(2024) 对于页式虚拟存储管理系统，下列关于存储器层次结构的叙述中，错误的是0

A. Cache-主存层次的交换单位为主存块，主存-外存层次的交换单位为页B. Cache-主存层次替换算法由硬件实现，主存-外存层次替换算法由软件实现C. Cache-主存层次可采用回写法，主存-外存层次通常采用回写法D. Cache-主存层次可采用直接映射方式，主存-外存层次通常采用直接映射方式

【分析】

答案：无选项。

下列有关虚拟存储管理机制的页表的叙述中，错误的是0

A. 系统中每个进程有一个页表B. 页表中每个表项与一个虚页对应C. 每个页表项中都包含装入位（有效位）D. 所有进程都可以访问页表

【分析】

答案：无选项。

虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是0

A. 快表与慢表都存储在主存中，但快表比慢表容量小B. 快表采用了优化的搜索算法，因此查找速度快C. 快表比慢表的命中率高，因此快表可以得到更多的搜索结果D. 快表采用相联存储器件组成，按照查找内容访问，因此比慢表查找速度快

【分析】

答案：无选项。

下列有关缺页处理的叙述中，错误的是0.

A. 若对应页表项中的有效位为0，则发生缺页B. 缺页是一种外部中断，需要调用操作系统提供的中断服务程序来处理C. 缺页处理过程中需根据页表中给出的磁盘地址去读磁盘数据D. 缺页处理完后要重新执行发生缺页的指令

【分析】

答案：无选项。

(2019) 下列关于缺页处理的叙述中，错误的是0.

A. 缺页是在地址转换时CPU检测到的一种异常B. 缺页处理由操作系统提供的缺页处理程序来完成C. 缺页处理程序根据页故障地址从外存读入所缺失的页D. 缺页处理完成后回到发生缺页的指令的下一条指令执行

【分析】

答案：无选项。

题型三：虚拟存储器的地址转换

在虚拟存储器中，当程序正在执行时，由0完成地址映射

A. 程序员B. 编译器C. 装入程序D. 操作系统

【分析】

答案：无选项。

下列有关虚拟存储管理机制中地址转换的叙述，错误的是0.

A. 地址转换是指把逻辑地址转换为物理地址B. 通常逻辑地址的位数比物理地址的位数少C. 地址转换过程中会发现是否“缺页”D. 内存管理单元(MMU)在地址转换过程中要访问页表项

【分析】

答案：无选项。

(2024) 下列事件中，不是在MMU地址转换过程中检测的是0.

A. 访问越权B. Cache缺失C. 页面缺失D. TLB缺失

【分析】

答案：无选项。

题型四：段式和段页式虚拟存储器

下列关于段式虚拟存储管理的叙述中，错误的是0.

A. 段是逻辑结构上相对独立的程序块，因此段是可变长的B. 按程序中实际的段来分配主存，所以分配后的存储块是可变长的C. 每个段表项必须记录对应段在主存的起始位置和段的长度D. 分段方式对低级语言程序员和编译器来说是透明的

【分析】

答案：无选项。

虚拟存储器的常用管理方式有段式、页式、段页式，对于它们在与主存交换信息时的单位，以下表述正确的是0.

A. 段式采用“页”B. 页式采用“块”C. 段页式采用“段”和“页”D. 页式和段页式均仅采用“页”

【分析】

答案：无选项。

题型五：TLB和Cache的多级存储系统

(2015) 假定编译器将赋值语句“ x = x + 3 ”转换为指令“add xaddr,3”，其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB,且Cache使用直写方式，则完成该指令功能需要访问主存的次数至少是0.

A. 0B. 1C. 2D. 3

【分析】

答案：无选项。

(2020) 下列关于TLB和Cache的叙述中，错误的是0.

A. 命中率都与程序局部性有关B. 缺失后都需要去访问主存C. 缺失处理都可以由硬件实现D. 都由DRAM存储器组成

【分析】

答案：无选项。

(2024) 某计算机按字节编址, 采用页式虚拟存储管理方式, 虚拟地址为 32 位, 主存地址为 30 位, 页大小为 1KB. 若 TLB 共有 32 个表项, 采用 4 路组相联映射方式, 则 TLB 表项中标记字段的位数至少是 0.

A. 17B. 18C. 19D. 20

【分析】

答案：无选项。

某计算机按字节编址, 采用页式虚拟存储管理方式, 虚拟地址空间大小为 4GB, 若 TLB 共有 28 个表项, 每个表项的 Tag 占 16 位, 且采用 8 路组相联映射方式, 那么该虚拟空间中页大小为 ( ).

A. 2KBB. 4KBC. 6KBD. 8KB

【分析】

答案：无选项。

(2011) 某计算机存储器按字节编址, 虚拟 (逻辑) 地址空间大小为 16MB, 主存 (物理) 地址空间大小为 1MB, 页面大小为 4KB: Cache 采用直接映射方式, 共 8 行: 主存与 Cache 之间交换的块大小为 32B. 系统运行到某一时刻时, 页表的部分内容和 Cache 的部分内容分别如题 44- a 图、题 44- b 图所示, 图中页框号及标记字段的内容为十六进制形式.

【此处是图片】

请回答下列问题: (1) 虚拟地址共有几位, 哪几位表示虚页号? 物理地址共有几位, 哪几位表示页框号 (物理页号)? (2) 使用物理地址访问 Cache 时, 物理地址应划分成哪几个字段? 要求说明每个字段的位数及在物理地址中的位置. (3) 虚拟地址 001C60H 所在的页面是否在主存中? 若在主存中, 则该虚拟地址对应的物理地址是什么? 访问该地址时是否 Cache 命中? 要求说明理由. (4) 假定为该机配置一个 4 路组相连的 TLB, 该 TLB 共可存放 8 个页表项, 若其当前内容 (十六进制) 如题 44- c 图所示, 则此时虚拟地址 024BACH 所在的页面是否在主存中? 要求说明理由.

答案：无选项

【分析】

答案：无选项。

(2016) 某计算机采用页式虚拟存储管理方式, 按字节编址, 虚拟地址为 32 位, 物理地址为 24 位, 页大小为 8KB; TLB 采用全相联映射; Cache 数据区大小为 64KB, 按 2 路组相联方式组织, 主存块大小为 64B. 存储访问过程的示意图如下.

【此处是图片】

请回答下列问题. (1) 图中字段 A~G 的位数各是多少? TLB 标记字段 B 中存放的是什么信息? (2) 将块号为 4099 的主存块装入到 Cache 中时, 所映射的 Cache 组号是多少? 对应的 H 字段内容是什么? (3) Cache 缺失处理的时间开销大还是缺页处理的时间开销大? 为什么? (4) 为什么 Cache 可以采用直写 (Write Through) 策略, 而修改页面内容时总是采用回写 (Write Back) 策略?

答案：无选项

【分析】

答案：无选项。

第四章指令系统

题型一：ISA指令集体系结构

下列关于指令集体系结构和指令系统的说法中，错误的是（）.

A. 指令集体系结构位于计算机软/硬件的交界面上B. 指令集体系结构是指低级语言程序员所看到的概念结构和功能特性C. 任何程序运行前都要先转换为机器语言程序D. 指令系统和机器语言是无关的

【分析】

答案：D。

(2022) 下列选项中，属于指令集体系结构(ISA)规定的内容是0. I.指令字格式和指令类型II.CPU的时钟周期III.通用寄存器个数和位数IV.加法器的进位方式

A. 仅I、IIB. 仅I、IIIC. 仅II、IVD. 仅I、II、IV

【分析】

答案：B。

(2025) 在下列选项中，由指令集体系结构(ISA)规定的是0.

A. 是否采用阵列乘法器B. 是否采用定长指令字格式C. 是否采用微程序控制器D. 是否采用单总线数据通路

【分析】

答案：B。

题型二：机器指令的概念及分类

程序控制类指令的功能是（）.

A. 进行算术运算和逻辑运算B. 进行主存与CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送D. 改变程序执行的顺序

【分析】

答案：D。

下列指令中不属于程序控制类指令的是 ( ).

A. 无条件转移指令B. 条件转移指令C. 中断隐指令D. 循环指令

【分析】

答案：C。

以下叙述错误的是 ( ).

A. 为了便于取指令，指令的长度通常为存储字长的整数倍B. 单地址指令是固定长度的指令C. 单字长指令可加快取指令的速度D. 单地址指令可能有一个操作数，也可能有两个操作数

【分析】

答案：B。

题型一：扩展操作码

一个计算机系统采用32位单字长指令，地址码为12位，若定义了250条二地址指令，则还可以有 ( ) 条单地址指令.

A. 2^{12}B. 2^{13}C. 2^{14}D. 3×2^{13}

【分析】

答案：D。

假设系统采用16位定长指令字格式，操作码使用扩展编码方式，地址码为4位，三地址、二地址、一地址指令各有15、8、127条，则零地址指令最多有0条.

A. 15B. 16C. 31D. 32

【分析】

答案：B。

某机器的指令字长为12位，采用扩展操作码技术，支持零地址、一地址和二地址3种指令格式，地址码长度均为4位，若一地址和二地址指令均取最大可能条数，则该机器最多可定义的指令总数为0.

A. 16B. 46C. 48D. 4366

【分析】

答案：B。

(2017) 某计算机按字节编址, 指令字长固定且只有两种指令格式, 其中三地址指令 29 条、二地址指令 107 条, 每个地址字段为 6 位, 则指令字长至少应该是 0.

A. 24位B. 26位C. 28位D. 32位

【分析】

答案：A。

题型三：数据寻址的特点

为了缩短指令中某个地址段的位数, 有效的方法采取 0.

A. 立即寻址B. 变址寻址C. 间接寻址D. 寄存器寻址

【分析】

答案：D。

简化地址结构的基本方法是尽量采用 0.

A. 寄存器寻址B. 隐含寻址C. 直接寻址D. 间接寻址

【分析】

答案：B。

在指令寻址的各种方式中, 获取操作数最快的方式是 0.

A. 直接寻址B. 立即寻址C. 寄存器寻址D. 间接寻址

【分析】

答案：B。

假定指令中地址码所给出的是操作数的有效地址, 则该指令采用 0

A. 直接寻址B. 立即寻址C. 寄存器寻址D. 间接寻址

【分析】

答案：A。

0便于处理数组问题。

A. 间接寻址B. 变址寻址C. 相对寻址D. 基址寻址

【分析】

答案：B。

设指令中的地址码为A,变址寄存器为X,程序计数器为PC,则变址间址寻址方式的操作数的有效地址EA是0,

A. ((PC)+A)B. ((X)+A)C. (X)+(A)D. (X)+A

【分析】

答案：B。

寄存器R1、R2均为16位，指令MOVR1，[R2]的功能是把内存数据传送至寄存器R1，寻址方式为寄存器间接寻址。R2的值为1234H，内存单元1234H存放数据56H，内存单元1235H存放数据78H，采用小端方式存储。则执行指令后R1的值为0.

A. 5678HB. 7856HC. 8765HD. 6587H

【分析】

答案：B。

假设某条指令的第一个操作数采用寄存器间接寻址方式，指令中给出的寄存器编号为8,8号寄存器的内容为1200H,地址为1200H的单元中的内容为12FCH,地址为12FCH的单元中的内容为38D8H,而地址为38D8H的单元中的内容为88F9H,则该操作数的有效地址为0.

A. 1200HB. 12FCHC. 38D8HD. 88F9H

【分析】

答案：A。

(2013) 假设变址寄存器R的内容为1000H,指令中的形式地址为2000H;地址1000H中的内容为2000H,地址2000H中的内容为3000H,地址3000H中的内容为4000H,则变址寻址方式下访问到的操作数是0.

A. 1000HB. 2000HC. 3000HD. 4000H

【分析】

答案：D。

(2016) 某指令格式如下所示。

OPMID

其中M为寻址方式，I为变址寄存器编号，D为形式地址。若采用先变址后间址的寻址方式，则操作数的有效地址是0。

A. I+DB. (D)+DC. (D)+DD. (D)+D

【分析】

答案：C。

(2018) 按字节编址的计算机中，某double型数组A的首地址为2000H,使用变址寻址和循环结构访问数组A,保存数组下标的变址寄存器的初值为0,每次循环取一个数组元素，其偏移地址为变址值乘以sizeof(double),取完后变址寄存器的内容自动加1. 若某次循环所取元素的地址为2100H,则进入该次循环时变址寄存器的内容是0。

A. 25B. 32C. 64D. 100

【分析】

答案：B。

指令中操作数的寻址方式种类繁多，通过以下哪种方式取到操作数需要2次访问内存？

A. 直接寻址B. 先间址再变址C. 寄存器寻址D. 变址寻址

【分析】

答案：B。

题型四：找机器指令格式

【2014统考真题】某计算机有16个通用寄存器，采用32位定长指令字，操作码字段(含寻址方式位)为8位，STORE指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任意一个通用寄存器，且偏移量用补码表示，则STORE指令中偏移量的取值范围是0。

A. -32768- +32767B. -32767- +32768C. -65536- +65535D. -65535- +65536

【分析】

答案：A。

(2020) 某计算机采用 16 位定长指令字格式, 操作码位数和寻址方式位数固定, 指令系统有 48 条指令, 支持直接、间接、立即、相对 4 种寻址方式。在单地址指令中, 直接寻址方式的可寻址范围是 ( )。

A. 0~255B. 0~1023C. -128~127D. -512~511

【分析】

答案: A。

某计算机按字节编址, 指令系统采用 16 位定长指令字。其中一条单字长指令格式如下: 已知当前指令地址为 2000H, PC 的值为 2002H。变址寄存器 IX 的内容为 0100H, 形式地址 A=20H。若寻址方式字段定义如下:

15~1211~109~0操作码寻址方式形式地址 A

00:直接寻址 01:间接寻址 10:变址寻址 11:相对寻址则当寻址方式字段为 10(变址寻址)时, 有效地址为(); 当寻址方式字段为 11(相对寻址)时, 有效地址为()。

A. ① 0120H, ② 1F40HB. ① 0120H, ② 2022HC. ① 1020H, ② 1F40HD. ① 1020H, ② 2022H

【分析】

答案: B。

题型五：转移指令（主要考相对寻址）

相对寻址方式中，指令所提供的相对地址实质上是一种0，

A. 立即数B. 内存地址C. 以本条指令在内存中首地址为基准位置的偏移量D. 以下条指令在内存中首地址为基准位置的偏移量

【分析】

答案：D。

某机器指令字长为16位，主存按字节编址，取指令时，每取一字节，PC自动加1. 当前指令地址为2000H，指令内容为相对寻址的无条件转移指令，指令中的形式地址为40H，则取指令后及指令执行后PC的内容为0.

A. 2000H,2042HB. 2002H,2040HC. 2002H,2042HD. 2000H,2040H

【分析】

答案：C。

某计算机的字长为16位，主存按字编址，转移指令由两个字节组成，采用相对寻址，第一个字节为操作码字段，第二个字节为相对偏移量字段。若某转移指令所在的主存地址为4000H，相对偏移量字段的内容为06H，则该转移指令执行后的PC值为0.

A. 4002HB. 4004HC. 4007HD. 4008H

【分析】

答案：C。

设相对寻址的转移指令占3B，第1字节为操作码，第2、3字节为相对位移量（补码表示），数据在存储器中采用以低字节为字地址的存放方式。每当CPU从存储器取出一字节时，即自动完成 (PC) + 1 → PC 若PC的当前值为240（十进制），要求转移到290（十进制），则转移指令的第2、3字节的机器代码是0；若PC的当前值为240（十进制），要求转移到200（十进制），则转移指令的第2、3字节的机器代码是0.

A. 2FH、FFHB. D5H、00HC. D5H、FFHD. 2FH、00H

【分析】

答案：D、C。

某计算机字长为 16 位，标志寄存器中存在 ZF、SF、OF 和 CF 标志位，采用双字节字长指令字。假定 bgt（大于零转移）指令的第一个字节指明操作码和寻址方式，第二个字节为立即数 IMM8，用补码表示。指令功能是：若转移条件成立，则 PC = PC + 2 + Imm8 × 2；否则， PC = PC + 2。则下列叙述中错误的是（）。

A. 该计算机按字节编址B. 若bg指令是无符号整数的比较，则转移条件可以是 ZF + CF = 0C. 若bgt指令是有符号整数的比较，则转移条件可以是 SF ⊕ OF = 0D. 转移目标地址的范围是相对于bgt指令的前127条指令到后128条指令之间

【分析】

答案：C。

【2011统考真题】某机器有一个标志寄存器，其中有进位/借位标志CF，零标志ZF，符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（）。

A. CF+OF=1B. SF+ZF=1C. CF+ZF=1D. CF+SF=1

【分析】

答案：C。

题型六：汇编指令

假设R[eaX]=080480B4H,R[cbx]=00000011H,M[080480F8H]=000000BOH,执行指令“imul eax,[eax+cbx*4],-16"后，寄存器或存储单元的内容变为0.

A. R[eaX]=00000B00HB. M[080480F8H]=00000B00HC. R[eaX]=FFFFFF500HD. M[080480F8H]=FFFFFF500H

【分析】

答案：C。

假定全局数组a的声明为doublea[8],a的首地址为80498c0H,变量i被分配在寄存器ecx中，现要将a[i]取到eax相应宽度的寄存器中，则所用的汇编指令是0.

A. moveax,[ecx*4+80498c0H]B. moveax,ecx*4+80498c0HC. moveax,[ecx*8+80498c0H]D. moveax,ecx*8+80498c0H

【分析】

答案：C。

题型七：选择、循环、过程调用结构

下列关于选择结构语句"if（comp_A)then statement_B;else statement_C"对应的机器级代码表示的叙述中，错误的是0.

A. 一定包含一条无条件转移指令B. 一定包含一条条件转移指令(分支指令)C. 计算comp_A的代码段一定在条件转移指令之前D. 对应statement_B的代码一定在对应statement_C的代码之前

【分析】

答案：D。

程序P中有两个变量i和j,被分别分配在寄存器eax和edx中，P中语句"if(i<j){...}"对应的指令序列如下(左边为指令地址，中间为机器代码，右边为汇编指令),其中jle指令的偏移量为0d: 804846a 39 c2 cmp dword ptr edx,eax 804846c 7e 0d jle xxxxxxxx 若执行到804846aH处的cmp指令时， i = 105,j = 100 则jle指令执行后将转到 ( ) 处的指令执行.

A. 8048461HB. 804846eHC. 8048479HD. 804847bH

【分析】

答案：D。

下列关于循环结构语句的机器级代码表示的叙述中，错误的是（）.

A. 一定至少包含一条条件转移指令B. 不一定包含无条件转移指令C. 循环结束条件可以用一条比较指令CMP来实现D. 循环体内执行的指令不包含条件转移指令

【分析】

答案：D。

子程序调用指令执行时，必须完成的操作是0.

A. 仅将子程序入口地址送入程序计数器(PC)B. 将返回地址存入主存，并将子程序入口地址送入程序计数器(PC)C. 将程序计数器(PC)当前值存入通用寄存器D. 修改数据通路中的控制信号以实现转移

【分析】

答案：B。

第五章中央处理器

题型一：CPU中的可见与透明

在CPU的寄存器中，0对汇编语言程序员是完全透明的。

A. 程序计数器B. 状态寄存器C. 指令寄存器D. 通用寄存器

【分析】

答案：C。

(2010) 下列寄存器中，汇编语言程序员可见的是0。

A. 存储器地址寄存器(MAR)B. 程序计数器(PC)C. 存储器数据寄存器(MDR)D. 指令寄存器(IR)

【分析】

答案：B。

题型二：关于程序计数器PC

程序计数器(PC)属于 ( ) 的部件。

A. 运算器B. 控制器C. 存储器D. ALU

【分析】

答案：B。

取指操作后，程序计数器中存放的是（）。

A. 当前指令的地址B. 程序中指令的数量C. 已执行的指令数量D. 下一条指令的地址

【分析】

答案：D。

指令 ( ) 从主存储器中读出。

A. 总是根据程序计数器B. 有时根据程序计数器，有时根据转移指令C. 根据地址寄存器D. 有时根据程序计数器，有时根据地址寄存器

【分析】

答案：A。

在一条无条件转移指令的指令周期内（不含中断），程序计数器的值被修改了（）次。

A. 1B. 2C. 3D. 不能确定

【分析】

答案：B。

下列关于程序计数器(PC)的叙述中，错误的是0.

A. 机器指令中不能显式地使用PCB. 指令顺序执行时，PC值总是自动加1C. 调用指令执行后，PC值一定是被调用过程的入口地址D. 无条件转移指令执行后，PC值一定是转移目标地址

【分析】

答案：B。

下面有关程序计数器(PC)的叙述中，错误的是0.

A. PC中总是存放指令地址B. PC的值由CPU在执行指令过程中进行修改C. 执行转移指令时，PC的值总是修改为转移指令的目标地址D. PC的位数一般和存储器地址寄存器(MAR)的位数一样

【分析】

答案：C。

(2016) 某计算机的主存储器空间为4GB，字长为32位，按字节编址，采用32位字长指令字格式。若指令按字边界对齐存放，则程序计数器(PC)和指令寄存器(IR)的位数至少分别是0.

A. 30,30B. 30,32C. 32,30D. 32,32

【分析】

答案：B。

若指令按字边界对齐存放，程序计数器(PC)可以使用字地址，其位数取决于0.
存储器的容量 II.机器字长 III.指令字长

A. IB. I和IIIC. II和IIID. I、II和III

【分析】

答案：B。

某 CPU 内部, MDR 是 8 位, MAR 是 12 位, PC 是 10 位, 该 CPU 的指令长度为 8 位, 则 P U 运行的程序最多包含 0 条指令。

A. 256B. 1024C. 4096D. 任意

【分析】

答案：B。

某 CPU 内部, MDR 是 8 位, MAR 是 12 位, PC 是 10 位, 是 16 位, 该 CPU 采用等长指令, IR 存放 1 条指令, 则读取 1 条指令, 需要使用数据总线 0 次。

A. 1B. 1. 5C. 2D. 4

【分析】

答案：C。

题型三：通用寄存器

CPU 中通用寄存器的位数取决于 0。

A. 存储器的容量B. 指令的长度C. 机器字长D. 都不对

【分析】

答案：C。

CPU 中的通用寄存器, ( ）。

A. 只能存放数据，不能存放地址B. 可以存放数据和地址C. 既不能存放数据，又不能存放地址D. 可以存放数据和地址，还可以替代指令寄存器

【分析】

答案：B。

题型四：通用寄存器程序状态字寄存器PSW/标志寄存器FR

在计算机系统中表示程序和机器运行状态的部件是 ( )。

A. 程序计数器B. 指令寄存器C. 中断寄存器D. 程序状态字寄存器

【分析】

答案：D。

状态寄存器用来存放0。

A. 算术运算结果B. 逻辑运算结果C. 运算类型D. 算术、逻辑运算及测试指令的结果状态

【分析】

答案：D。

下列关于标志寄存器(EFLAGS寄存器或PSW寄存器)的叙述中，错误的是0。

A. 不需要像通用寄存器那样，对标志寄存器进行编号B. 条件转移指令根据其中的一些的标志位来确定PC的值C. 可以通过指令直接访问标志寄存器并修改它的值D. 可以用它来存放执行指令得到的各种标志信息

【分析】

答案：C。

某CPU的标志位有CF（进位或借位）、ZF（是否为零）、OF（溢出标志）、SF（最高位，当看作有符号数，就是符号位）。执行指令CMPR1，R2后，再执行条件转移指令JAE（两个无符号整数比较，大于等于时转移）的转移条件是（）。

A. CF=1B. ZF=0C. SF=0D. CF=0

【分析】

答案：D。

某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大时转移）的转移条件是0。

A. CF+OF=1B. SF+ZF=1C. CF+ZF=1D. CF+SF=1

【分析】

答案：C。

很多CPU设置有类似IF的标志位。该标志位的功能是（）。

A. 禁止或允许CPU响应中断B. 表示运算结果是否进位或借位C. 表示运算结果是否是0D. 禁止或允许CPU单步运行

【分析】

答案：A。

题型五：CPU内部结构

以下关于计算机系统的概念中，正确的是0. I.CPU不包括地址译码器 II.CPU的程序计数器中存放的是操作数地址 III.CPU中决定指令执行顺序的是程序计数器IV.CPU的状态寄存器对用户是完全透明的

A. I、IIIB. III、IVC. II、III、IVD. I、III、IV

【分析】

答案：A。

间址周期结束后，CPU内寄存器MDR中的内容为0.

A. 指令B. 操作数地址C. 操作数D. 无法确定

【分析】

答案：B。

(2020) 下列给出的部件中，其位数（宽度）一定与机器字长相同的是0. I.ALUII.指令寄存器II.通用寄存器IV.浮点寄存器

A. 仅I、IIB. 仅I、IIIC. 仅IIID. 仅II、III、IV

【分析】

答案：B。

题型六：指令周期、时钟周期

指令周期是指（）

A. CPU从主存取出一条指令的时间B. CPU执行一条指令的时间C. CPU从主存取出一条指令加上执行这条指令的时间D. 时钟周期时间

【分析】

答案：C。

(2019) 下列有关处理器时钟信号的叙述中，错误的是0.

A. 时钟信号由机器脉冲源发出的脉冲信号经整形和分频后形成B. 时钟信号的宽度称为时钟周期，时钟周期的倒数为机器主频C. 时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定D. 处理器总是在每来一个时钟信号时就开始执行一条新的指令

【分析】

答案：D。

关于指令执行过程，下列叙述中正确的是0。

A. 取指令和取操作数阶段都一定需要通过总线访问主存B. 指令译码阶段需要计算操作数在内存中的地址C. 所有指令在执行阶段必然包含访问主存或I/O端口的操作D. 取指令和译码是每条指令必须执行的操作，但取数或写结果不一定要访问主存

【分析】

答案：D。

(2009)冯·诺依曼机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是0。

A. 指令操作码的译码结果B. 指令和数据的寻址方式C. 指令周期的不同阶段D. 指令和数据所在的存储单元

【分析】

答案：C。

(2011) 假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是0。

A. 每个指令周期中CPU都至少访存一次B. 每个指令周期一定大于或等于一个CPU时钟周期C. 空操作指令的指令周期中任何寄存器的内容都不会被改变D. 当前程序在每条指令执行结束时都可能被外部中断打断

【分析】

答案：C。

题型七：数据通路的组成

下列不属于CPU数据通路结构的是0。

A. 单总线结构B. 多总线结构C. 部件内总线结构D. 专用数据通路结构

【分析】

答案：C。

下列有关数据通路的叙述中，错误的是0。

A. 数据通路由若干组合逻辑元件和时序逻辑元件连接而成B. 数据通路的功能由控制部件送出的控制信号决定C. ALU属于操作元件，包含在数据通路中D. 通用寄存器属于状态元件，但不包含在数据通路中

【分析】

答案：D。

(2021) 下列关于数据通路的叙述中, 错误的是0.

A. 数据通路包含ALU等组合逻辑(操作)元件B. 数据通路包含寄存器等时序逻辑(状态)元件C. 数据通路不包含用于异常事件检测及响应的电路D. 数据通路中的数据流动路径由控制信号进行控制

【分析】

答案:C。

CPU内部若多个部件共享一条总线, 则每个部件与总线之间需设置一个常用的器件, CPU控制该器件的状态, 实现某个部件与总线的连接或断开。该器件是 ( )。

A. 触发器B. 多路选择器C. 三态门D. 与非门

【分析】

答案:C。

数据通路是由操作元件和状态元件通过总线或分散方式连接而成的进行数据存储、处理和传送的路径, 下列部件中属于状态元件的是0。 I. 算术逻辑部件 II. 译码器III. 移位寄存器 IV. 存储器数据寄存器

A. I、IIIB. I、III、VC. III、IVD. I、IV

【分析】

答案:C。

(2023) 数据通路由组合逻辑元件(操作元件)和时序逻辑元件(状态元件)组成。下列给出的元件中, 属于操作元件的是0。 I. 算术逻辑单元(ALU) II. 程序计数器(PC) III. 通用寄存器组(GPRs) IV. 多路选择器(MUX)

A. 仅 I、IIB. 仅 I、IVC. 仅 III、IIID. 仅 I、II、IV

【分析】

答案:B。

下列关于多周期 CPU 的说法中，合理的是 ( )。

A. 执行各条指令的时钟周期数相同，各时钟周期的长度均匀B. 执行各条指令的时钟周期数相同，各时钟周期的长度可变C. 执行各条指令的时钟周期数可变，各时钟周期的长度均匀D. 执行各条指令的时钟周期数可变，各时钟周期的长度可变

【分析】

答案：C。

下列关于单周期CPU和多周期CPU的描述中，错误的是 ( )。

A. 单周期CPU更容易支持复杂指令(如乘法、除法)B. 单周期CPU部件冗余大、利用率低，多周期CPU则刚好相反C. 单周期CPU在1个时钟周期内执行一条指令，CPI=1D. 多周期CPU至少需要2个时钟周期才能执行一条指令，CPI>1

【分析】

答案：A。

下列关于单周期数据通路和多周期数据通路的说法中，正确的是 ( )。

A. 单周期CPU的CPI总比多周期CPU的CPI大B. 单周期CPU的时钟周期通常比多周期CPU的时钟周期短C. 在一条指令执行过程中，单周期CPU中的每个控制信号取值一直不变，而多周期CPU中的控制信号可能发生改变D. 在一条指令执行过程中，单周期数据通路和多周期数据通路中的每个部件都可使用多次

【分析】

答案：C。

下列关于单周期CPU与采用单总线结构的多周期CPU的说法中，正确的是 ( )。

A. 单周期CPU可基于单总线结构实现B. 运行相同程序时，单周期CPU的总执行时间一定更短C. 多周期CPU可将指令和数据存放在同一单端口存储器中，而单周期CPU不行D. 单周期CPU的硬件实现成本通常低于多周期CPU

【分析】

答案：C。

下列有关取指令操作部件的叙述中，错误的是 ( )。

A. 取指令操作的时延主要由存储器的访问时间决定B. 取指令操作可与下条指令地址的计算并行进行C. 在单周期数据通路中，需设置指令寄存器(IR)暂存取出的指令D. 在单周期数据通路中，程序计数器(PC)无须“写使能”控制信号

【分析】

答案：C。

(2016) 单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期错误的是?

A. 可以采用单总线结构数据通路B. 处理器时钟频率较低C. 在指令执行过程中控制信号不变D. 每条指令的 CPI 为 1

【分析】

答案: A。

题型一：中断和异常的事件

以下关于“自陷”（Trap）异常的叙述中，错误的是0.

A. “自陷”是人为预先设定的一种特定处理事件B. 可由访管指令或自陷指令的执行进入“自陷”C. 一定是出现某种异常情况才会发生“自陷”D. “自陷”发生后CPU将进入操作系统内核程序并执行

【分析】

答案：C。

指令执行结果出现异常而引起的中断是0.

A. I/O中断B. 机器校验中断C. 故障D. 外部中断

【分析】

答案：C。

访问主存时发生的校验错误属于0.

A. 故障B. 自陷C. 终止D. 外中断

【分析】

答案：C。

下列给出的事件中，无须异常处理程序进行处理的是0.

A. 缺页故障B. Cache缺失C. 地址越界D. 除数为0

【分析】

答案：B。

【2016统考真题】异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是0.

A. “访存时缺页”属于中断B. “整数除以0”属于异常C. “DMA传送结束”属于中断D. “存储保护错”属于异常

【分析】

答案：A。

CPU 响应中断的时间是 ( )。

A. 一条指令执行结束B. I/O 设备提出中断C. 取指周期结束D. 指令周期结束

【分析】

答案：A。

下列关于异常和中断响应的叙述中，错误的是 ( )。

A. 异常事件检测由 CPU 在执行每一条指令的过程中进行B. 中断请求检测由 CPU 在每条指令执行结束、取下条指令之前进行C. CPU 检测到异常事件后所做的处理和检测到中断请求后所做的处理完全相同D. CPU 在中断响应时会关中断、保存断点和程序状态并转到相应的中断服务程序

【分析】

答案：C。

下列关于异常/中断机制与进程上下文切换机制的叙述中，错误的是 ( )。

A. 进程上下文切换和异常/中断响应两者都会产生异常控制流B. 进程上下文切换后，CPU 执行的是另一个进程的代码C. 响应异常/中断请求后，CPU 执行的是内核程序的代码D. 进程上下文切换和异常/中断响应处理都通过执行内核程序实现

【分析】

答案：D。

题型三：中断和异常的处理流程

异常或中断处理结束后，返回到被中断原程序继续执行的指令地址称为“断点”，下列关于“断点”的说法中，错误的是 ( )。

A. “陷阱”类异常的断点为陷阱指令下一条指令的地址B. “故障”类异常的断点为当前发生异常的指令的地址C. 外部中断的断点总是当前刚执行完的指令的地址D. “终止”类异常的断点可以是当前指令或下一条指令的地址

【分析】

答案：C。

(2015) 内部异常（内中断）可分为故障(fault)、陷阱(trap)和终止(abort)三类。下列有关内部异常的叙述中，错误的是 ( )。

A. 内部异常的产生与当前执行指令相关B. 内部异常的检测由 CPU 内部逻辑实现C. 内部异常的响应发生在指令执行过程中D. 内部异常处理后返回到发生异常的指令继续执行

【分析】

答案：D。

(2020) 下列关于"自陷"（Trap，也称陷阱）的叙述中，错误的是（）。

A. 自陷是通过陷阱指令预先设定的一类外部中断事件B. 自陷可用于实现程序调试时的断点设置和单步跟踪C. 自陷发生后CPU将转去执行操作系统内核相应程序D. 自陷处理完成后返回到陷阱指令的下一条指令执行

【分析】

答案：A。

(2021) 异常事件在当前指令执行过程中进行检测，中断请求则在当前指令执行后进行检测。下列事件中，相应处理程序执行后，必须回到当前指令重新执行的是（）

A. 系统调用B. 页缺失C. DMA传送结束D. 打印机缺纸

【分析】

答案：B。

题型四：流水线CPU概念

下列关于流水线CPU的叙述中，正确的是0

A. 流水线技术通过复制多个功能部件实现空间并行处理B. 只有精简指令集(RISC)处理器才能采用流水线技术C. 流水线CPU必须采用多核结构才能工作D. 流水线是一种通过时间并行性提高指令执行效率的技术

【分析】

答案：D。

流水段CPU是由一系列称为"段"的处理电路组成的。一个m段流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU的吞吐能力相比，0。

A. 具有同等水平的吞吐能力B. 不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力

【分析】

答案：A。

(2009) 某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns,则该计算机的CPU周期至少是0。

A. 90nsB. 80nsC. 70nsD. 60ns

【分析】

答案：A。

(2018) 若某计算机最复杂指令的执行需要完成 5 个子功能, 分别由功能部件 A~E 实现, 各功能部件所需时间分别为 80ps、50ps、50ps、70ps 和 50ps, 采用流水线方式执行指令, 流水段寄存器延时为 20ps, 则 CPU 时钟周期至少为 0.

A. 60psB. 70psC. 80psD. 100ps

【分析】

答案：D。

设指令由取指、分析、执行 3 个子部件完成, 并且每个子部件的时间均为 Δt , 若采用常规标量单流水线处理机(处理机的度为 1), 连续执行 12 条指令, 共需 0.

A. 12ΔtB. 14ΔtC. 16ΔtD. 18Δt

【分析】

答案：B。

设指令由取指、分析、执行 3 个子部件完成, 并且每个子部件的时间均为 Δt , 若采用度为 4 的超标量流水线处理机, 连续执行 20 条指令, 只需 0.

A. 3ΔtB. 5ΔtC. 7ΔtD. 9Δt

【分析】

答案：C。

下列关于指令流水线设计的叙述中, 错误的是 0.

A. 指令执行过程中的各个子功能都需要包含在某个流水段中B. 所有子功能都必须按一定的顺序经过流水段C. 虽然各个子功能所用实际时间可能不同, 但经过每个流水段的时间都一样D. 任何时候各个流水段的功能部件都不可能执行空操作

【分析】

答案：D。

下列关于流水段寄存器的叙述中, 正确的是 0.

A. 指令译码得到的控制信号需通过流水段寄存器传递到下一个流水段B. 每个流水段之间的流水段寄存器位数一定相同C. 每个流水段之间的流水段寄存器存放的信息一定相同D. 用户程序可以通过指令指定访问哪个流水段寄存器

【分析】

答案：A。

下列关于流水线数据通路的描述中，错误的是0.

A. 每个流水段由执行指令子功能的功能部件和流水段寄存器组成B. 控制信号仅作用在功能部件上，时钟信号仅作用在流水段寄存器上C. 在没有阻塞的情况下，PC的值在每个时钟周期都会改变D. 取指令阶段和指令译码阶段不需要控制信号的控制

【分析】

答案：B。

题型五：数据冒险

指令流水线中出现数据相关时流水线将受阻，0可部分解决数据相关问题

A. 增加硬件资源B. 采用旁路技术C. 采用分支预测技术D. 以上都可以

【分析】

答案：B。

下列关于数据冒险和转发技术的叙述中，正确的是0.
并非所有数据冒险都能通过转发技术解决II.五段流水线中load-use数据冒险会引起至少一个时钟周期的阻塞Ⅲ.前面的分支指令和后面的ALU运算指令之间肯定不会发生数据冒险

A. I、ⅡB. I、ⅢC. Ⅱ、ⅢD. I、Ⅱ、Ⅲ

【分析】

答案：A。

下列关于数据冒险的叙述中，正确的是0.
数据冒险是指后面指令用到的数据还未来得及由前面的指令产生II.在发生数据冒险的指令之间插入空操作指令能避免数据冒险Ⅲ.采用转发（旁路）技术可以解决一部分数据冒险现象IV.通过编译器调整指令顺序可解决部分数据冒险

A. I、Ⅱ、IVB. I、Ⅱ、ⅢC. I、Ⅲ、IVD. I、Ⅱ、Ⅲ和IV

【分析】

答案：D。

(2010) 下列不会引起指令流水线阻塞的是0.

A. 数据旁路B. 数据相关C. 条件转移D. 资源冲突

【分析】

答案：A。

(2024) 对于采用"取指、译码/取数、执行、访存、写回"5段流水线的RISC数据通路，下列关于指令流水线数据冒险处理的叙述中，错误的是0.

A. 相邻两条指令中的操作数相关可能引起数据冒险

B. 在数据相关的指令间插入“气泡”能避免数据冒险

C. 所有数据冒险都可以通过加入转发(旁路)电路解决

D. 所有数据冒险都能通过调整指令顺序和插入nop指令解决

【分析】

答案：C。

题型六：控制冒险

下面关于控制冒险的描述中，错误的是0. I. 无条件转移指令不会发生控制冒险 II. 在分支指令加入若干空操作指令可以避免控制冒险 III. 采用转发(旁路)技术，可以解决部分控制冒险 IV. 中断或异常也会引起控制冒险 V. 流水段的数量与控制冒险引发的开销无关

A. I,IV.VB. Ⅲ、VC. I、Ⅲ、IVD. I、Ⅲ、V

【分析】

答案：D。

下列关于分支预测的叙述中，正确的是0. I. 分支预测技术可用于处理控制冒险和数据冒险 II. 使用静态预测技术时，每次的预测结果是一样的 III. 动态预测技术通常比静态预测技术的预测成功率高 IV. 若预测错误，已被错误放入流水线执行的指令必须被舍弃

A. I、Ⅱ、ⅢB. I、Ⅱ、IVC. Ⅱ、Ⅲ、IVD. I、Ⅱ、I、IV

【分析】

答案：C。

题型七：结构冒险

下列关于结构冒险的叙述中，正确的是0.
结构冒险是指多条指令在同一时钟周期争用同一个硬件资源II. 规定每条指令只能在指定流水段访问特定功能部件，可减少结构冒险III. 通过重复设置功能部件(如多个ALU)可以避免结构冒险IV. 将数据Cache与指令Cache分离，可解决取指和取数同时访存引起的结构冒险

A. 1、II、IVB. I、II、IIIC. I、II、IVD. I、II、III和IV

【分析】

答案：D。

(2014) 采用指令Cache与数据Cache分离的主要目的是0.

A. 降低Cache的缺失损失B. 提高Cache的命中率C. 降低CPU平均访存时间D. 减少指令流水线资源冲突

【分析】

答案：D。

题型八：三种冒险画流水线问题

下列指令序列中，指令II和I3、I2和I3之间发生数据相关。假定采用“取指、译码/取数、执行、访存、写回”五段流水线方式，那么在采用转发技术时，需要在指令I3之前加入0条空操作指令才能使这段程序不发生数据冒险。 I1:add r1,r0,1 #(r1)←(r0)+1 I2:load r3,12(r2) #(r3)←M[(r2)+12] I3:add r5,r3,r1 #(r5)←(r3)+(r1)

A. 3B. 2C. 0D. 1

【分析】

答案：D。

【2019统考真题】在采用"取指、译码/取数、执行、访存、写回"5段流水线的处理器中，执行如下指令序列，其中s0、s1、s2、s3和t2表示寄存器编号。 11: add s2, s1, s0 //R[s2]←R[s1]+R[s0]12: load s3, 0(t2) //R[s3]←M[R[t2]+0]13: add s2, s2, s3 //R[s2]←R[s2]+R[s3]14: store s2, 0(t2) //M[R[t2]+0]←R[s2] 下列指令对中，不存在数据冒险的是0.

A. 11和13B. 12和13C. 12和14D. 13和14

【分析】

答案：C。

【2023统考真题】在采用"取指、译码/取数、执行、访存、写回"5段流水线的RISC处理器中，执行如下指令序列（第一列为指令序号），其中s0、s1、s2、s3和t2表示寄存器编号。 I1 add s2, s1, s0 //R[s2]←R[s1]+R[s0]12 load s3, 0(s2) //R[s3]←M[R[s2]+0]13 beq t2, s3, L1 //if R[t2] = R[s3] jump to L114 addi t2, t2, 20 //R[t2]←R[t2]+20 若采用转发(旁路)技术处理数据冒险，采用硬件阻塞方式处理控制冒险，则在指令11~14的执行过程中，发生流水线阻塞的指令有0.

A. 仅13B. 仅12、14C. 仅13、14D. 仅12、13、14

【分析】

答案：C。

题型九：高级流水线技术

下列关于超标量流水线的描述中，不正确的是0.

A. 在一个时钟周期内一条流水线可执行一条以上的指令B. 一条指令分为多段指令由不同电路单元完成C. 超标量通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间D. 超标量流水线仅仅是指运算操作并行

【分析】

答案：D。

关于流水线技术的说法中，错误的是0.

A. 超标量技术需要配置多个功能部件和指令译码电路等B. 与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求C. 在按序流动的流水线中，只可能出现 RAW 相关D. 超流水线技术相当于将流水线再分段，从而提高每个周期内功能部件的使用次数

【分析】

答案：B。

(2020) 下列给出的处理器类型中，理想情况下，CPI为1的是0.
单周期CPU1. 多周期CPUⅢ.基本流水线CPUIV.超标量流水线CPU

A. 仅I、IIB. 仅I、IIIC. 仅II、IVD. 仅III、IV

【分析】

答案：B。

题型一：微程序控制器的组成

微程序控制存储器属于0的一部分.

A. 主存B. 外存C. CPUD. 缓存

【分析】

答案：C。

在组合逻辑控制器中，微操作控制信号的形成主要与（）信号有关.

A. 指令操作码和地址码B. 指令译码信号和时钟C. 操作码和条件码D. 状态信息和条件

【分析】

答案：B。

下列说法中，正确的是0.

A. 采用微程序控制器是为了提高速度B. 控制存储器由高速RAM电路组成C. 微指令计数器决定指令执行顺序D. 一条微指令存放在控制器的一个控制存储器单元中

【分析】

答案：D。

(2017) 下列关于主存储器（MM）和控制存储器（CS）的叙述，错误的是0.

A. MM在CPU外，CS在CPU内B. MM按地址访问，CS按内容访问C. MM存储指令和数据，CS存储微指令D. MM用RAM和ROM实现，CS用ROM实现

【分析】

答案：B。

题型二：微程序、微指令、微命令的概念

在微程序控制器中，机器指令与微指令的关系是0.

A. 每条机器指令由一条微指令来执行B. 每条机器指令由若干微指令组成的微程序来执行C. 若干机器指令组成的程序可由一个微程序来执行D. 每条机器指令由若干微程序来执行

【分析】

答案：B。

在微程序控制器中，形成微程序入口地址的是 ( )。

A. 机器指令的地址码字段B. 微指令的微地址码字段C. 机器指令的操作码字段D. 微指令的微操作码字段

【分析】

答案：C。

在微程序控制器中，控制部件向执行部件发出的某个控制信号称为0.

A. 微程序B. 微指令C. 微操作D. 微命令

【分析】

答案：D。

为了确定下一条微指令的地址，通常采用断定方式，其基本思想是0.

A. 用程序计数器(PC)来产生后继微指令地址B. 用微程序计数器(μPC)来产生后继微指令地址C. 通过后继微指令地址字段由设计者指定或转移控制字段控制产生后继微指令地址D. 通过指令中指定一个专门字段来控制产生后继微指令地址

【分析】

答案：C。

通常一条指令对应一个微程序，一个微程序的周期对应一个0.

A. 指令周期B. 主频周期C. 时钟周期D. 工作周期

【分析】

答案：A。

(2014) 某计算机采用微程序控制器，共有32条指令，公兵的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法(后继地址字段法)确定下条微指令地址，则微指令中后继地址字段的位数至少是0.

A. 5B. 6C. 8D. 9

【分析】

答案：C。

(2021) 通常情况下, 将汇编语言程序中实现特定功能的指令序列定义成一条伪指令 (pseudoinstruction)。在下列选项中, CPU 能理解并直接执行的是 0。 I.伪指令 II.微指令 II.机器指令 IV.汇编指令

A. 仅I、IVB. 仅II、IIIC. 仅III、IVD. 仅I、I、IV

【分析】

答案:B。

题型三: 微指令的编码方式

下列关于微指令的说法中, 错误的是 ( )。
字段直接编码方式可用较少的二进制位数表示较多的微操作命令。若有两组互斥的微命令, 每组微命令的个数分别为 4 和 9, 则分别只需要 2 位和 4 位即可 II. 直接编码方式不用进行译码操作, 微指令字段中的每一位都代表一个微命令 II. 垂直型微指令用较长的微程序结构换取较短的微指令结构, 所以在执行效率和灵活性两方面都高于水平型微指令 IV. 在字段间接编码方式中, 某个字段的译码输出需要依靠另外某个字段的输出

A. IIB. I、IIC. I、IIID. II、III、IV

【分析】

答案:C。

水平型微指令与垂直型微指令相比, 0。

A. 前者一次只能完成一个基本操作B. 后者一次只能完成一个基本操作C. 两者都是一次只能完成一个基本操作D. 两者都能一次完成多个基本操作

【分析】

答案:B。

垂直型微指令的特点是 0。

A. 控制信号经过编码产生B. 强调并行控制功能C. 采用微操作码D. 微指令格式垂直表示

【分析】

答案:C。

下列关于微命令的描述中，正确的是（）。

A. 同一个时钟周期中，可以同时出现的微命令叫相容性微命令B. 同一个时钟周期中，可以同时出现的微命令叫互斥性微命令C. 在执行过程中可能引起总线冲突的微命令叫互斥性微命令D. 同一个时钟周期中，不允许同时出现的微命令叫相容性微命令

【分析】

答案：A。

题型四：微程序控制器与硬布线的对比

微程序控制器的执行速度比硬布线控制器慢，主要是因为0.

A. 增加了从磁盘存储器读取微指令的时间B. 增加了从主存读取微指令的时间C. 增加了从指令寄存器读取微指令的时间D. 增加了从控制存储器读取微指令的时间

【分析】

答案：D。

假设计算机A要求应用在实时性要求较高的场合，计算机B要求有较好的灵活性和可修改性，则两台计算机的控制器应采用的设计方式分别是0.

A. 计算机A和B都应采用硬布线控制器B. 计算机A和B都应采用微程序控制器C. 计算机A应采用硬布线控制器，计算机B应采用微程序控制器D. 计算机A应采用微程序控制器，计算机B应采用硬布线控制器

【分析】

答案：C。

(2009)相对于微程序控制器，硬布线控制器的特点是（）。

A. 指令执行速度慢，指令功能的修改和扩展容易B. 指令执行速度慢，指令功能的修改和扩展难C. 指令执行速度快，指令功能的修改和扩展容易D. 指令执行速度快，指令功能的修改和扩展难

【分析】

答案：D。

下列说法中，正确的是0.
微程序控制方式和硬布线控制方式相比较，前者可以使指令的执行速度更快II.若采用微程序控制方式，则可用 μPC取代PCⅢ.控制存储器可以用ROM元件实现IV.指令周期也称CPU时钟周期

A. I、ⅢB. II、ⅢC. 只有ⅢD. I、Ⅲ、IV

【分析】

答案：C。

第六章总线

题型一：总线的概念

系统总线用来连接0.

A. 寄存器和运算器部件B. 运算器和控制器部件C. CPU、主存和外设部件D. 接口和外部设备

【分析】

答案：C。

计算机使用总线结构便于增减外设，同时0.

A. 减少信息传输量B. 提高信息的传输速度C. 减少信息传输线的条数D. 提高信息传输的并行性

【分析】

答案：C。

间址寻址第一次访问内存所得到的信息经系统总线的0传送到CPU.

A. 数据总线B. 地址总线C. 控制总线D. 总线控制器

【分析】

答案：A。

系统总线中地址线的功能是0.

A. 选择主存单元地址B. 选择进行信息传输的设备C. 选择外存地址D. 指定主存和I/O设备接口电路的地址

【分析】

答案：D。

主存通过0来识别信息是地址还是数据

A. 总线的类型B. 存储器数据寄存器(MDR)C. 存储器地址寄存器(MAR)D. 控制单元(CU)

【分析】

答案：A。

下列信号中，可在系统总线中的控制总线上传输的有0. I.存储器和I/O设备的地址信息 II.存储器和I/O设备的时序信号、控制信号 I.存储器和I/O设备的响应信号 IV.存储器中存放的数据

A. I和IVB. II和IIIC. I、II和IIID. III、III和IV

【分析】

答案：B。

题型二：总线的复用

不同信号在同一条信号线上分时传输的方式称为0.

A. 总线复用方式B. 并串行传输方式C. 并行传输方式D. 串行传输方式

【分析】

答案：A。

有些总线会采用地址总线与数据总线复用，其主要目的是（

A. 节约时间B. 提高速度C. 减少线数D. 加快传输

【分析】

答案：C。

(2011) 在系统总线的数据线上，不可能传输的是0.

A. 指令B. 操作数C. 握手(应答)信号D. 中断类型号

【分析】

答案：C。

题型三：总线的带宽（数据传输速率）

在32位总线系统中，若时钟频率为500MHz，传送一个32位字需要5个时钟周期，刑该总线的数据传输速率是0，

A. 200MB/sB. 400MB/sC. 600MB/sD. 800MB/s

【分析】

答案：B。

某总线有104根信号线，其中数据线(DB)为32根，若总线工作频率为33MHz，则其理论最大传输速率为0.

A. 33MB/sB. 64MB/sC. 132MB/sD. 164MB/s

【分析】

答案：C。

在一个16位的总线系统中，若时钟频率为100MHz，总线周期为5个时钟周期传输一个字，则总线带宽是0.

A. 4MB/sB. 40MB/sC. 16MB/sD. 64MB/s

【分析】

答案：B。

(2009)假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是0.

A. 10MB/sB. 20MB/sC. 40MB/sD. 80MB/s

【分析】

答案：B。

(2014) 某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输速率（总线带宽）是0.

A. 132MB/sB. 264MB/sC. 528MB/sD. 1056MB/s

【分析】

答案：C。

(2025) 某处理器总线采用同步、并行传输方式，每个总线时钟周期传送 4 次数据 (quadpumped 技术)。若该总线的工作频率为 1333MHz(实际单位是 MT/s, 表示每秒传送 1333M 次), 总线宽度为 64 位，则总线带宽约为0。

A. 10. 66GB/sB. 42. 66GB/sC. 85. 31GB/sD. 341. 25GB/s

【分析】

答案：A。

某 I/O 设备采用异步串行通信方式向主机传送 7 位 ASCII 字符，通信规程要求每个字符后附加 1 位奇校验位。若要求每秒传送 480 个字符，则该设备在异步串行线路上每秒传输的比特数为0。

A. 3360B. 38400C. 3840D. 4800

【分析】

答案：D。

题型四：总线的突发传输

【2014 统考真题】一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为0。

A. 并行传输B. 串行传输C. 突发传输D. 同步传输

【分析】

答案：C。

【2012 统考真题】某同步总线的时钟频率为 100MHz, 宽度为 32 位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发(猝发)传输方式，则一次“主存写”总线事务传输 128 位数据所需要的时间至少是0。

A. 20nsB. 40nsC. 50nsD. 80ns

【分析】

答案：C。

(2023) 某存储器总线宽度为 64 位, 总线时钟频率为 1GHz, 在总线上传输一个数据或地址需要一个时钟周期, 不支持突发传送方式。若通过该总线连接 CPU 和主存, 主存每次准备一个 64 位数据需要 6ns, 主存块大小为 32B, 则读取一个主存块所需的时间是 (A.8nsB.11nsC.26nsD.32ns答案: D

A. 8nsB. 11nsC. 26nsD. 32ns

【分析】

答案: D。

假设某存储器总线采用同步通信方式, 时钟频率为 50MHz, 总线以突发方式传输 8 个字, 以支持块长为 8 个字(每个字 4B)的 Cache 行的读/写, 若全部访问都为读操作, 访问顺序是 1 个时钟周期接收地址, 3 个时钟周期等待存储器读数, 8 个时钟周期用于传输 8 个字, 则该存储器的数据传输速率为0,

A. 114. 3MB/sB. 126MB/sC. 133. 3MB/sD. 144. 3MB/s

【分析】

答案: C。

(2024) 某存储器总线的时钟频率为 420MHz, 总线宽度为 64 位, 每个时钟周期传送 2 次数据; 其总线事务支持突发传送方式, 最多传送 8 次数据, 第 1 个时钟周期传送地址和读/写命令, 从第 4 个至第 7 个时钟周期连续传送 8 次数据。该总线的总线带宽(最大数据传输率)为0.

A. 3. 84GB/sB. 6. 72GB/sC. 30. 72GB/sD. 53. 76GB/s

【分析】

答案: B。

题型五: 总线的定时方式

下列有关同步总线事务的描述中, 错误的是0.

A. 一个总线事务需多个总线时钟周期完成

B. 总线事务开始时, 先将地址和读/写命令发送到总线

C. “存储器读”总线事务中, 地址与数据通常分时传输

D. 一次总线事务只能完成一次数据交换

【分析】

答案: D。

在不同速度的设备之间传送数据，0.

A. 必须采用同步控制方式B. 必须采用异步控制方式C. 可以选用同步控制方式，也可选用异步控制方式D. 必须采用应答方式

【分析】

答案：C。

同步控制方式是0.

A. 只适用于CPU控制的方式B. 只适用于外部设备控制的方式C. 由统一的时序信号控制的方式D. 所有指令执行时间都相同的方式

【分析】

答案：C。

同步通信之所以比异步通信具有较高的传输速率，是因为0.

A. 同步通信不需要应答信号且总线长度较短B. 同步通信用一个公共的时钟信号进行同步C. 同步通信中，各部件的存取时间较接近D. 以上各项因素的综合结果

【分析】

答案：D。

下列选项中，属于同步传输特点的是0.

A. 需要应答信号B. 各部件的存取时间比较接近C. 总线长度较长D. 总线周期长度可变

【分析】

答案：B。

在异步总线中，传送操作0.

A. 由设备控制器控制B. 由CPU控制C. 由统一时序信号控制D. 按需分配时间

【分析】

答案：D。

(2015) 下列有关总线定时的叙述中，错误的是0.

A. 异步通信方式中，全互锁协议最慢B. 异步通信方式中，不互锁协议的可靠性最差C. 同步通信方式中，同步时钟信号可由各设备提供D. 半同步通信方式中，握手信号的采样由同步时钟控制

【分析】

答案：C。

第七章输入输出系统

题型一：I/O接口

下列功能中，属于I/O接口的功能的是0. I.数据格式的转换 II.1/O过程中错误与状态检测 III.1/O操作的控制与定时 IV.与主机和外设通信

A. I和IVB. I、Ⅲ和IVC. I和IVD. I、Ⅱ、Ⅲ和IV

【分析】

答案：D。

下列属于I/O接口中寄存器的有0. I.指令寄存器 II.控制寄存器 II.状态寄存器 V.数据缓冲寄存器 IV.存储器地址寄存器

A. I、Ⅱ、Ⅲ和VB. II、Ⅲ和IVC. II、Ⅲ和VD. IⅡ、IⅢ、IV和V

【分析】

答案：C。

(2021) 下列选项中，不属于I/O接口的是0.

A. 磁盘驱动器B. 打印机适配器C. 网络控制器D. 可编程中断控制器

【分析】

答案：A。

题型二：I/O端口

下列关于I/O端口和接口的说法中，正确的是0.

A. 在统一编址方式下，对主存单元和I/O端口的存储保存措施是独立的B. 在统一编址方式下，主存单元和I/O端口是靠不同的地址线来区分的C. 在独立编址方式下，主存单元和I/O端口是靠不同的地址线来区分的D. 在独立编址方式下，CPU需要设置专门的输入/输出指令访问I/O端口

【分析】

答案：D。

某计算机系统内存地址范围是0~0FFFFH，端口地址是0~0FFFFH，可以推测，端口地址编码采用的是（）。

A. 统一编址B. 独立编址C. 随机编址D. 以上都不是

【分析】

答案：B。

某计算机系统内存地址范围是0~0FFFFH，端口地址是100000H~10FFFFH，可以推测，端口地址编码采用的是0.

A. 统一编址B. 独立编址C. 随机编址D. 以上都不是

【分析】

答案：A。

I/O的编址方式采用统一编址方式时，进行输入/输出的操作的指令是0.

A. 控制指令B. 访存指令C. 输入输出指令D. 都不对

【分析】

答案：B。

下列叙述中，正确的是（）。

A. 只有I/O指令可以访问I/O设备B. 在统一编址下，不能直接访问I/O设备C. 访问存储器的指令一定不能访问I/O设备D. 只有在具有专门I/O指令的计算机中，I/O设备才可以单独编址

【分析】

答案：D。

在内存地址空间与接口地址空间统一编址的计算机中，不需要的指令是0。

A. 数据传送类(如 MOV 指令)B. 算术、逻辑运算类(如 ADD、SUB、AND 和 OR 指令)C. 输入/输出类(如 IN 和 OUT 指令)D. 程序控制类(如条件转移指令和子程序调用指令)

【分析】

答案：C。

在统一编址的情况下，就I/O设备而言，其对应的I/O地址不可取的是0。

A. 要求固定在地址高端B. 要求固定在地址低端C. 要求相对固定在地址的某部分D. 可以随意在地址的任何地方

【分析】

答案：D。

(2014) 下列有关I/O接口的叙述中，错误的是0。

A. 状态端口和控制端口可以合用同一个寄存器B. I/O接口中CPU可访问的寄存器称为1/O端口C. 采用独立编址方式时，I/O端口地址和主存地址可能相同D. 采用统一编址方式时，CPU不能用访存指令访问I/O端口

【分析】

答案：D。

题型三：I/O指令

下列关于I/O指令的说法中，错误的是0。

A. I/O指令是CPU系统指令的一部分B. I/O指令是机器指令的一类C. I/O指令反映CPU和I/O设备交换信息的特点D. I/O指令的格式和通用指令的格式相同

【分析】

答案：D。

(2017) I/O指令实现的数据传送通常发生在0。

A. I/O设备和I/O端口之间B. 通用寄存器和I/O设备之间C. I/O端口和I/O端口之间D. 通用寄存器和I/O端口之间

【分析】

答案：D。

题型四：I/O总线

(2012) 下列选项中，在I/O总线的数据线上传输的信息包括0. I/O接口中的命令字II/O接口中的状态字III.中断类型号

A. 仅I、IIB. 仅I、IIIC. 仅II、IIIID. I、II、III

【分析】

答案：D。

采用中断方式进行打印控制时，在打印控制接口和打印机之间交换的信息不包括0.

A. 打印字符点阵信息B. 打印控制信息C. 打印机状态信息D. 中断请求信息

【分析】

答案：D。

(2015) 在采用中断I/O方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是0.

A. 打印字符B. 主存地址C. 设备状态D. 控制命令

【分析】

答案：B。

题型五：程序查询方式

下列关于程序查询方式及其工作过程的叙述中，正确的是0.

A. 按启动查询方式的不同，可分为软件查询方式和硬件查询方式B. CPU主要负责启动外设和查询其状态，不参与数据传送C. 每完成一次数据传送后，会修改主存地址和计数值D. CPU需要一直查询外设的状态，直到外设准备就绪时才可去执行其他程序

【分析】

答案：C。

题型六：程序中断方式（中断响应）

CPU响应中断时最先完成的步骤是0，

A. 开中断B. 保存断点C. 关中断D. 转入中断服务程序

【分析】

答案：C。

中断响应是在0.

A. 一条指令执行开始B. 一条指令执行中间C. 一条指令执行之末D. 一条指令执行的任何时刻

【分析】

答案：C。

设置中断排队判优逻辑的目的是0.

A. 产生中断源编码B. 使同时提出的请求中的优先级别最高者得到及时响应C. 使CPU能方便地转入中断服务子程序D. 提高中断响应速度

【分析】

答案：B。

下列关于中断的说法中，错误的是0.

A. 中断服务程序一般是操作系统模块B. 中断向量方法可提高中断源的识别速度C. 中断向量地址是中断服务程序的入口地址D. 重叠处理中断的现象称为中断嵌套

【分析】

答案：C。

在下列情况下，可能不发生中断请求的是0.

A. DMA操作结束B. 一条指令执行完毕C. 机器出现故障D. 执行“软中断”指令

【分析】

答案：B。

下列关于中断I/O方式的叙述中，错误的是0.

A. CPU对外部中断的响应不可能发生在一条指令的执行过程中B. 在中断I/O方式下，外设接口中的寄存器和CPU中的寄存器直接交换数据C. 中断请求的是CPU时间，要求CPU执行程序来处理发生的相关事件D. 只要有中断请求发生，一条指令执行结束后CPU就进入中断响应周期

【分析】

答案：D。

当 CPU 响应中断时, 进入“中断响应周期”, 采用硬件方法保存并更新程序计数器(PC)内容, 而不是由软件完成的, 主要是为了0。

A. 能进入中断处理程序, 并能正确返回源程序B. 节省主存空间C. 提高处理机速度D. 易于编制中断处理程序

【分析】

答案: A。

在I/O接口中设置中断触发器保存外设发出的中断请求, 是因为0。

A. 中断不需要立即处理B. 中断设备的处理速度比CPU快C. CPU无法对发生的中断请求立即进行处理D. 可能有多个中断同时发生

【分析】

答案:C。

在中断响应周期中, 由 0 将允许中断触发器置 0。

A. 关中断指令B. 中断隐指令C. 开中断指令D. 中断服务程序

【分析】

答案: B。

(2009) 下列选项中, 能引起外部中断的事件是0。

A. 键盘输入B. 除数为 0C. 浮点运算下溢D. 访存缺页

【分析】

答案: A。

(2020) 外部中断包括不可屏蔽中断(NMI)和可屏蔽中断, 下列关于外部中断的叙述中, 错误的是0。

A. CPU处于关中断状态时, 也能响应NMI请求B. 一旦可屏蔽中断请求信号有效, CPU就立即响应C. 不可屏蔽中断的优先级比可屏蔽中断的优先级高D. 可通过中断屏蔽字改变可屏蔽中断的处理优先级

【分析】

答案:B。

(2022) 下列关于中断I/O方式的叙述中, 不正确的是0。

A. 适用于键盘、针式打印机等字符型设备B. 外设和主机之间的数据传送通过软件完成C. 外设准备数据的时间应小于中断处理时间D. 外设为某进程准备数据时CPU可运行其他进程

【分析】

答案:C。

(2023) 下列关于硬件和异常/中断关系的叙述中，错误的是0.

A. CPU在执行一条指令的过程中检测异常事件B. CPU在执行完一条指令时检测中断请求信号C. 开中断时CPU检测到中断请求后就进行中断响应D. 外部设备通过中断控制器向CPU发中断结束信号

【分析】

答案：D。

(2018) 下列关于外部I/O中断的叙述中，正确的是0.

A. 中断控制器按所接收中断请求的先后次序进行中断优先级排队B. CPU响应中断时，通过执行中断隐指令完成通用寄存器的保存C. CPU只有在处于中断允许状态时，才能响应外部设备的中断请求D. 有中断请求时，CPU立即暂停当前指令执行，转去执行中断服务程序

【分析】

答案：C。

(2025) 下列选项中，会触发外部中断请求的事件是0.

A. DMA传送结束B. 总线事务结束C. 页故障处理结束D. 执行断点指令

【分析】

答案：A。

题型七：程序中断方式（多重中断）

某计算机有4级中断，优先级从高到低为 1→2→3→4 若将优先级顺序修改，改后1级中断的屏蔽字为1101,2级中断的屏蔽字为0100,3级中断的屏蔽字为1111,4级中断的屏蔽字为0101,则修改后的优先顺序从高到低为0.

A. 1→2→3→4B. 3→1→4→2C. 1→3→4→2D. 2→1→3→4

【分析】

答案：B。

设置中断屏蔽标志可以改变0.

A. 多个中断源的中断请求优先级B. CPU对多个中断请求响应的优先次序C. 多个中断服务程序开始执行的顺序D. 多个中断服务程序执行完的次序

【分析】

答案：D。

(2017) 下列关于多重中断系统的叙述中，错误的是0.

A. 在一条指令执行结束时响应中断B. 中断处理期间CPU处于关中断状态C. 中断请求的产生与当前指令的执行无关D. CPU通过采样中断请求信号检测中断请求

【分析】

答案：B。

(2021) 下列是关于多重中断系统中 CPU 响应中断的叙述, 错误的是 ( )。

A. 仅在用户态(执行用户程序)下, CPU 才能检测和响应中断B. CPU 只有在检测到中断请求信号后, 才会进入中断响应周期C. 进入中断响应周期时, CPU 一定处于中断允许(开中断)状态D. 若 CPU 检测到中断请求信号, 则一定存在未被屏蔽的中断源请求信号

【分析】

答案: A。

(2024) 下列关于中断 I/O 方式的叙述中, 错误的是 ( )。

A. 中断屏蔽字用于确定中断响应的优先级B. 保存断点和程序状态字在中断响应阶段完成C. 保存通用寄存器和设置新中断屏蔽字由软件实现D. 单重中断方式下中断处理时 CPU 处于关中断状态

【分析】

答案: A。

题型八：DMA方式

(2024) DMA 控制 I/O 方式下, 设备的输入/输出由 DMA 控制器控制完成, 此时, DMA 控制器控制的数据传输通路位于 ( )。

A. CPU 和主存之间B. CPU 和 DMA 控制器之间C. 设备接口和主存之间D. 设备接口和 DMA 控制器之间

【分析】

答案:C。

在 DMA 传送方式中, 由 0 发出 DMA 请求, 在传送期间总线控制权由 0 掌握。

A. 外部设备、CPUB. DMA 控制器、DMA 控制器C. 外部设备、DMA 控制器D. DMA 控制器、内存

【分析】

答案: C。

中断发生时, 程序计数器内容的保存和更新是由 0 完成的。

A. 硬件自动B. 进栈指令和转移指令C. 访存指令D. 中断服务程序

【分析】

答案: A。

以下关于 DMA 方式进行 I/O 的描述中，正确的是 ( )。

A. 一个完整的 DMA 过程，部分由 DMA 控制器控制，部分由 CPU 控制B. 一个完整的 DMA 过程，完全由 CPU 控制C. 一个完整的 DMA 过程，完全由 DMA 控制器控制，CPU 不介入任何控制D. 一个完整的 DMA 过程，完全由 CPU 采用周期挪用法控制

【分析】

答案：A。

启动一次 DMA 传送，外设和主机之间将完成一个0的数据传送。

A. 字节B. 字C. 总线宽度D. 数据块

【分析】

答案：D。

(2019) 下列关于DMA方式的叙述中，正确的是（）. I.DMA传送前由设备驱动程序设置传送参数II.数据传送前由DMA控制器请求总线使用权III.数据传送由DMA控制器直接控制总线完成IV.DMA传送结束后的处理由中断服务程序完成

A. 仅I、IIB. 仅I、II、IVC. 仅II、III、IVD. I、II、III、IV

【分析】

答案：D。

(2020) 若设备采用周期挪用DMA方式进行输入和输出，每次DMA传送的数据块大小为512字节，相应的I/O接口中有一个32位数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是 ( )。

A. 得准备好32位数据，DMA控制器就发出一次总线请求B. 相对于CPU、DMA控制器的总线使用权的优先级更高C. 在整个数据块的传送过程中，CPU不可以访问主存储器D. 数据块传送结束时，会产生“DMA传送结束”中断请求

【分析】

答案：C。

题型九：程序中断方式与DMA方式对比

下列关于程序中断方式和DMA方式的叙述中，错误的是0. I.DMA的优先级比程序中断的优先级要高 II.程序中断方式需要保存现场，DMA方式在传输过程中不需要保存现场 III.程序中断方式的中断请求是为了报告CPU数据的传输结束，而DMA方式的中断请求完全是为了传送数据

A. 仅IIB. II、IIC. 仅IIID. I、III

【分析】

答案：C。

下列关于程序中断方式和DMA方式的说法中，错误的是0. I.程序中断过程是由硬件和中断服务程序共同完成的II.在每条指令的执行过程中，每个总线周期要检查一次有无中断请求III.检测有无DMA请求，一般安排在一条指令执行过程的末尾IV.中断服务程序的最后指令是无条件转移指令V.中断响应判优是根据中断屏蔽字来确定中断的优先级

A. I、III、IVB. II、III、IV、VC. II、IV、VD. II、III、IV

【分析】

答案：B。

下列叙述中，0是正确的。

A. 程序中断方式和DMA方式中实现数据传送都需要中断请求B. 程序中断方式中有中断请求，DMA方式中没有中断请求C. 程序中断方式和DMA方式中都有中断请求，但目的不同D. DMA要等指令周期结束时才可以进行周期窃取

【分析】

答案：C。

关于外中断（故障除外）和DMA，下列说法中正确的是0.

A. DMA请求和中断请求同时发生时，响应DMA请求B. DMA请求、非屏蔽中断、可屏蔽中断都要在当前指令结束之后才能被响应C. 非屏蔽中断请求优先级最高，可屏蔽中断请求优先级最低D. 若不开中断，所有中断请求就不能响应

【分析】

答案：A。

(2013) 下列关于中断 I/O 方式和 DMA 方式比较的叙述中，错误的是 ( )

A. 中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权B. 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后C. 中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成D. 中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备

【分析】

答案：D。

题型十：三种I/O方式对比

(2023) 下列关于I/O控制方式的叙述中，错误的是 ( )

A. 查询方式下，通过CPU执行查询程序进行I/O操作B. 中断方式下，通过CPU执行中断服务程序进行I/O操作C. DMA方式下，通过CPU执行DMA传送程序进行I/O操作D. 对于SSD,网络适配器等高速设备，采用DMA方式输入/输出

【分析】

答案：C。

题型十一：三种I/O方式计算

(2011) 某计算机处理器主频为50MHz,采用定时查询方式控制设备A的I/O,查询程序运行一次所用的时钟周期数至少为500. 在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是 ( )

A. 0. 02%B. 0. 05%C. 0. 20%D. 0. 50%

【分析】

答案：C。

(2019) 某设备以中断方式与CPU进行数据交换，CPU主频为1GHz,设备接口中的数据缓冲寄存器为32位，设备的数据传输速率为50kB/s.若每次中断开销(包括中断响应和中断处理)为1000个时钟周期，则CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是 ( )

A. 1. 25%B. 2. 5%C. 5%D. 12. 5%

【分析】

答案：A。

计组基础题型 ​

第一章 计算机系统概述 ​

题型一：冯诺依曼机特点 ​

题型二：高级语言、机器语言、汇编语言 ​

题型三：计算机性能指标（基本概念对比） ​

题型四：计算机性能指标（三大字长） ​

题型五：计算机性能指标（基本存储器性能指标） ​

题型六：计算机性能指标（程序执行时间计算） ​

题型七：计算机性能指标（FLOPS 计算） ​

题型八：计算机性能指标（IPS 计算） ​

第二章 数据的表示和运算 ​

题型一：定点数的表示及范围问题 ​

题型二：定点数的格式转换 ​

题型三：定点数的加减法及溢出判断 ​

题型四：定点数的移位运算（乘或除 2^{n} ） ​

题型五：定点数的混合运算及溢出判断 ​

题型一：IEEE754浮点数真值与机器数转换 ​

题型二：IEEE754浮点数的范围问题（临界值） ​

题型三：浮点数的加减法 ​

题型四：浮点数的溢出问题 ​

题型五：浮点数的精度问题 ​

题型: 数据的存放方式 ​

第三章 存储系统 ​

题型一：存储器（芯片）的特点 ​

题型二: DRAM芯片的三个特点 ​

题型三: 存储芯片组成存储体 ​

题型五：低位交叉编址 ​

题型六：机械磁盘 ​

题型七：固态磁盘 ​

题型一：Cache的基本原理 ​

题型二：Cache的映射 ​

题型三：Cache的替换算法 ​

题型四：Cache的容量 ​

题型五：Cache的比较器 ​

题型六：Cache的命中/缺失率 ​

题型一：虚拟存储器的基本原理 ​

题型二：页式虚拟存储器 ​

题型三：虚拟存储器的地址转换 ​

题型四：段式和段页式虚拟存储器 ​

题型五：TLB和Cache的多级存储系统 ​

第四章 指令系统 ​

题型一：ISA指令集体系结构 ​

题型二：机器指令的概念及分类 ​

题型一：扩展操作码 ​

题型三：数据寻址的特点 ​

题型四：找机器指令格式 ​

题型五：转移指令（主要考相对寻址） ​

题型六：汇编指令 ​

题型七：选择、循环、过程调用结构 ​

第五章 中央处理器 ​

题型一：CPU中的可见与透明 ​

题型二：关于程序计数器PC ​

题型三：通用寄存器 ​

题型四：通用寄存器程序状态字寄存器PSW/标志寄存器FR ​

题型五：CPU内部结构 ​

题型六：指令周期、时钟周期 ​

题型七：数据通路的组成 ​

题型一：中断和异常的事件 ​

题型三：中断和异常的处理流程 ​

题型四：流水线CPU概念 ​

题型五：数据冒险 ​

题型六：控制冒险 ​

题型七：结构冒险 ​

题型八：三种冒险画流水线问题 ​

题型九：高级流水线技术 ​

题型一：微程序控制器的组成 ​

题型二：微程序、微指令、微命令的概念 ​

题型三: 微指令的编码方式 ​

题型四：微程序控制器与硬布线的对比 ​

第六章 总线 ​

题型一：总线的概念 ​

题型二：总线的复用 ​

题型三：总线的带宽（数据传输速率） ​

题型四：总线的突发传输 ​

题型五: 总线的定时方式 ​

第七章 输入输出系统 ​

题型一：I/O接口 ​

题型二：I/O端口 ​

题型三：I/O指令 ​

题型四：I/O总线 ​

计组基础题型

第一章计算机系统概述

题型一：冯诺依曼机特点

题型二：高级语言、机器语言、汇编语言

题型三：计算机性能指标（基本概念对比）

题型四：计算机性能指标（三大字长）

题型五：计算机性能指标（基本存储器性能指标）

题型六：计算机性能指标（程序执行时间计算）

题型七：计算机性能指标（FLOPS 计算）

题型八：计算机性能指标（IPS 计算）

第二章数据的表示和运算

题型一：定点数的表示及范围问题

题型二：定点数的格式转换

题型三：定点数的加减法及溢出判断

题型四：定点数的移位运算（乘或除 2^{n} ）

题型五：定点数的混合运算及溢出判断

题型一：IEEE754浮点数真值与机器数转换

题型二：IEEE754浮点数的范围问题（临界值）

题型三：浮点数的加减法

题型四：浮点数的溢出问题

题型五：浮点数的精度问题

题型: 数据的存放方式

第三章存储系统

题型一：存储器（芯片）的特点

题型二: DRAM芯片的三个特点

题型三: 存储芯片组成存储体

题型五：低位交叉编址

题型六：机械磁盘

题型七：固态磁盘

题型一：Cache的基本原理

题型二：Cache的映射

题型三：Cache的替换算法

题型四：Cache的容量

题型五：Cache的比较器

题型六：Cache的命中/缺失率

题型一：虚拟存储器的基本原理

题型二：页式虚拟存储器

题型三：虚拟存储器的地址转换

题型四：段式和段页式虚拟存储器

题型五：TLB和Cache的多级存储系统

第四章指令系统

题型一：ISA指令集体系结构

题型二：机器指令的概念及分类

题型一：扩展操作码

题型三：数据寻址的特点

题型四：找机器指令格式

题型五：转移指令（主要考相对寻址）

题型六：汇编指令

题型七：选择、循环、过程调用结构

第五章中央处理器

题型一：CPU中的可见与透明

题型二：关于程序计数器PC

题型三：通用寄存器

题型四：通用寄存器程序状态字寄存器PSW/标志寄存器FR

题型五：CPU内部结构

题型六：指令周期、时钟周期

题型七：数据通路的组成

题型一：中断和异常的事件

题型三：中断和异常的处理流程

题型四：流水线CPU概念

题型五：数据冒险

题型六：控制冒险

题型七：结构冒险

题型八：三种冒险画流水线问题

题型九：高级流水线技术

题型一：微程序控制器的组成

题型二：微程序、微指令、微命令的概念

题型三: 微指令的编码方式

题型四：微程序控制器与硬布线的对比

第六章总线

题型一：总线的概念

题型二：总线的复用

题型三：总线的带宽（数据传输速率）

题型四：总线的突发传输

题型五: 总线的定时方式

第七章输入输出系统

题型一：I/O接口

题型二：I/O端口

题型三：I/O指令

题型四：I/O总线